SU1406785A1 - Синхронный делитель частоты - Google Patents
Синхронный делитель частоты Download PDFInfo
- Publication number
- SU1406785A1 SU1406785A1 SU864159398A SU4159398A SU1406785A1 SU 1406785 A1 SU1406785 A1 SU 1406785A1 SU 864159398 A SU864159398 A SU 864159398A SU 4159398 A SU4159398 A SU 4159398A SU 1406785 A1 SU1406785 A1 SU 1406785A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- inputs
- coincidence
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано при построении хронизаторов и цифровых синтезаторов частоты. Цель изобретени - повышение быстродействи устройства - достигаетс за счет введени п того, шестого элементов 10 и 11 совпадени и выполнени устройства по предложенной схеме. Устройство также содержит п ть ТК-триг- геров 1-5, элементы совпадени 6-9, шину 12 сброса и шину I3 тактовых импульсов. Работа устройства полностью определ етс логическими уравнени ми дл I- и К-входов 1К-триггеров 1-5, которые приведены в описании изобретени . В качестве элементов совпадени использованы логические элементы И. Работа устройства по сн етс по временным диаграммам, приведенным в описании изобретени . По сравнению с прототипом, предложенный делитель частоты имеет быстродействие выше на 20%, 2 ил. 2 С/
Description
Э.-о
0: ч эе
ел
Фиг. 7
Изобретение относитс к импульсной технике и может быть использовано, например , при построении хронизаторов и цифровых синтезаторов частоты.
Цель изобретени - поньппение быстродействи .
На фиг. I приведена электрическа функциональна схема устройства; на
При таком соединении элементов логические уравнени дл I- и К-входов всех 1К-триггеров 1-5 синхронного делител частоты следующие: ,; Ij Q.,Q.; Т,-0,0,4: ,; i,K,..;
к, 6,; K Q, ; К,д,, ,G, .
Работа синхронного делител частоты полностью определ етс логически
фиг. 2 - временные диаграммы, по сн - о J уравнени ми дл I- и К-входов IKющие его работу.
Синхронный делитель частоты содержит первый 1, второй 2, третий 3, четвертый 4 и п тый 5 1К-триггеры, пер- jj геры 1-5 устанавливаютс в исходное вый 6, второй 7, третий 8, четвертый (нулевое) состо ние. В этом случае
По сигналу Сброс, поступающему виде импульса перед началом работы устройства по шине 12, все 1К-триг20
30
9, п тый 10 и шестой 11 элемеить совпадени (в данном случае элементы И), шину 12 сброса и шину 13 тактовых импульсов , которые, соединены соответственно с R- и С-входами всех 1К-триг- геров 1-5. Первый вход первого элемента 6 совпадени соединен с первым входом п того элемента 10 совпадени и с инверсным выходом первого I.K- 25 триггера 1. Первый вход второго элемента 7 совпадени соединен с инверсным выходом п того ТК-трпггера 5, Т- и К-входы которого соединены с выходом третьего элемента В совпадени , первый вход которого соединен с пр - ьым выходом первого ТК-триггера 1 и с К-входом второго ТК-триггера 2, инверсный выход которого соединен с вторым входом п того элемента 10 совпадени и с К-входом первого T ti-триггера. Второй вход второго элемента 7 совпадени соединен с вторым входом третье го элемента 8 совпадени , с первым входом niecToro элемента 11 совпадени Q с инверсным выходом третьего ТК-триг- гера 3 и с первым входом четвертого элемента 9 совпадени , второй вход которого соединен с пр мым выходом второго ТК-триггера. Пр мой выход чет- д вертого ТК-триггера соединен с вторыми входами первого 6 и шестого I1 элементов совпадени , инверсньм выход - с третьим входом третьего элемента 8 совпадени . Пр мой выход третьего 1К-триггера 3 соединен с Т-входом первого 1К-триггера 1. Выходы первого 6, второго 7, четвертого 9, п того 10 и шестого 11 элементов совпадени соединены соответственно с Т-входом третьего 3, с Т-входом четвертого 4, с К-входом четвертого А, с К- входом третьего 3 и с Т-входом второго 2 ТК-триггеров.
50
55
(фиг. 2, при ) состо ни устройства равны: Q,,0; , Q,0; 0. Q,5-0.
На основании логических уравнений дл Т- и К-входов ТК-триггеров 1-5 состо ни их входов следующие: Т,0 J
J, 0; l; К, 1 ; ; К,-1 ; .
Поскольку ТК-триггер по тактовому импульсу на шине 13 при и н измен ет своего состо ни , при н переключаетс в противоположно состо ние, при и переключае с в состо ние 1, а при и К 1 - в состо ние О, то по первому тактовому импульсу на шине 13 ТК- триггер 4 переключаетс в состо ние 1, а ТК-триггеры 1, 2, 3 и 5 не и мен ют своего состо ни (фиг. 2, при ). При этом состо ни выходов и входов станов тс равными -0; :;. 1 ; Т,0; ; Т, 1 ;
- 5 14-1;
.
4 U
т.0; К, 1; ,
По второму тактовому импульсу син хронный делитель частоты переходит свое второе состо ние (фиг. 2, при ), которое характеризуетс следующими значени ми выходов и входов: ;;,0; ; Q
-0; Т, 1 ; 1 0; К,-0;
К,0; .
Рассматрива и далее таким же образом работу синхронного делител ча стоты, получим все состо ни выходов и входов каждого ТК-триггера 1-5 при всех i. При поступлении 24-го импуль са выходы ТК-триггеров 1-5 имеют сле дующие состо ни : Q, l; , С,0; Q. ,;- 1 ,поэтому состо ни входов равны к, 1;
1,0; Т,,0; Т,-0; К, 0; К, 1
-г
геры 1-5 устанавливаютс в исходное (нулевое) состо ние. В этом случае
триггеров 1-5.
По сигналу Сброс, поступающему виде импульса перед началом работы устройства по шине 12, все 1К-триг0
0
5 Q
(фиг. 2, при ) состо ни устройства равны: Q,,0; , Q,0; 0. Q,5-0.
На основании логических уравнений дл Т- и К-входов ТК-триггеров 1-5 состо ни их входов следующие: Т,0; J
J, 0; l; К, 1 ; ; К,-1 ; .
Поскольку ТК-триггер по тактовому импульсу на шине 13 при и не измен ет своего состо ни , при н переключаетс в противоположное состо ние, при и переключаетс в состо ние 1, а при и К 1 - в состо ние О, то по первому тактовому импульсу на шине 13 ТК- триггер 4 переключаетс в состо ние 1, а ТК-триггеры 1, 2, 3 и 5 не измен ют своего состо ни (фиг. 2, при ). При этом состо ни выходов и входов станов тс равными -0; :;. 1 ; Т,0; ; Т, 1 ;
- 5 14-1;
.
4 U
т.0; К, 1; ,
По второму тактовому импульсу синхронный делитель частоты переходит в свое второе состо ние (фиг. 2, при ), которое характеризуетс следующими значени ми выходов и входов: ;;,0; ; Q
-0; Т, 1 ; 1 0; К,-0;
К,0; .
Рассматрива и далее таким же образом работу синхронного делител частоты , получим все состо ни выходов и входов каждого ТК-триггера 1-5 при всех i. При поступлении 24-го импульса выходы ТК-триггеров 1-5 имеют следующие состо ни : Q, l; , С,0; Q. ,;- 1 ,поэтому состо ни входов равны к, 1;
1,0; Т,,0; Т,-0; К, 0; К, 1
-г
О / 2 3 ff 5 6 7 8 9 W 11 J2 12 1 15 16
17 18 19 20 21 22 23,2
фиг. г
Claims (1)
- Формула изобретенияСинхронный делитель частоты, содержащий первый, второй, третий, чет- 2о вертый и пятый 1К-триггеры, С- и Rвходы которых соединены соответственно с входной шиной и шиной сброса, первый, второй и третий элементы совпадения, выходы которых соединены с 25 1-входами соответственно третьего, четвертого и пятого IK-триггеров, четвертый элемент совпадения, выход которого соединен с К-входом четвертого IK-триггера, прямой выход пер- 39 вого ТК-триггера соединен с К-входом второго ТК-триггера, отлича ющий с я тем, что, с целью повышения быстродействия, в него введены пятый и шестой элементы совпадения, выход первого из которых соединен с К-входом третьего 1К-триггера, первый вход - с первым входом первого элемента совпадения и с инверсным выходом первого IK-триггера, 1-вход которого соединен с прямым выходом третьего IK-триггера, К-вход - с инверсным выходом второго IK-триггера и вторым входом пятого элемента совпадения, прямой выход - с первым входом третьего элемента совпадения, выход которого соединен с К-входом пятого IK-триггера, инверсный выход которого соединен с первым входом второго элемента совпадения, второй вход которого соединен с первым входом шестого элемента совпадения, с инверсным выходом третьего IK-триггера, с первым входом четвертого элемента совпадения, второй вход которого подключен к прямому выходу второго IK-триггера, и соединен с вторым входом третьего элемента совпадения, третий вход которого соединен с инверсным выходом четвертого IK-триггера, прямой выход которого соединен с вторыми входами первого и шестого элементов совпадения .Фиг. Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159398A SU1406785A1 (ru) | 1986-12-10 | 1986-12-10 | Синхронный делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159398A SU1406785A1 (ru) | 1986-12-10 | 1986-12-10 | Синхронный делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1406785A1 true SU1406785A1 (ru) | 1988-06-30 |
Family
ID=21272120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864159398A SU1406785A1 (ru) | 1986-12-10 | 1986-12-10 | Синхронный делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1406785A1 (ru) |
-
1986
- 1986-12-10 SU SU864159398A patent/SU1406785A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1226660, кл. Н 03 К 23/40, 11.10.84. Авторское свидетельство СССР № 1354415, кл. Н 03 К 23/40, 21.04.86. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE84165T1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
SU1406785A1 (ru) | Синхронный делитель частоты | |
US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
US4378505A (en) | Emitter function logic latch and counter circuits | |
US4633098A (en) | Flip-flop circuit with built-in enable function | |
SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
SU1522398A1 (ru) | Делитель частоты на 11 | |
SU1322470A1 (ru) | Синхронный делитель частоты | |
SU1121782A1 (ru) | Делитель частоты следовани импульсов | |
SU1285593A1 (ru) | Синхронный делитель частоты на 17 | |
SU1480098A1 (ru) | Апериодический RS-триггер | |
SU1406787A1 (ru) | Синхронный делитель частоты | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU569000A1 (ru) | Импульсный частотно-фазовой дискриминатор | |
SU1431068A1 (ru) | Синхронный делитель частоты на 12 | |
SU1424114A2 (ru) | Импульсный частотно-фазовый детектор | |
SU1522396A1 (ru) | Управл емый делитель частоты | |
GB1464842A (en) | Resettable toggle flip-flop | |
SU1226660A1 (ru) | Делитель частоты на 19 | |
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1374425A1 (ru) | Синхронный делитель частоты | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU984057A1 (ru) | Делитель частоты импульсов | |
SU1040591A1 (ru) | Частотно-фазовый детектор |