SU1392576A1 - Устройство дл решени дифференциальных уравнений - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  цифровых интегрирующих машин , предназначенных дл  решени  дифференциальных уравнений. Цель изобретени  - упрощение устройства. Устройство содержит накапливающий сумматор I, блок 2 умножени , группы регистров 3 и 4, группы блоков ключей 5, 6 и блок синхронизации. Упрощение устройства достигнуто за счет конечиоразностной аппроксимации производных . 2 ил.

Description

со со

ел

О)

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  цифровых интегрирующих машин, предназначенных дл  реп1ени  дифференциальных уравнений.

Цель изобретени  - упрощение устройства .

На фиг. 1 приведена структура предлагаемого устройства; на фиг. 2 - временна  диаграмма, формируема  блоком синхронизации .

Устройство (фиг. 1) содержит накапливающий сумматор 1, блок 2 умножени , первую группу регистров Зо, 3| 3„, вторую

группу регистров 4и, 4|, ..., 4п, первую группу блоков ключей 5о, 5i, .... 5л, вторую группу блоков ключей бо, 6i, ..., 6„ и блок 7 синхронизации .

Рассмотрим дифференциальное уравнение первого пор дка

.

Уравнение конечноразностной аппроксимации первой производной имеет следующий вид:

4f),-c ,-,,

тогда при Ui-U,(x)

(x) + U,(1)

Уравнение (1)  вл етс  уравнением интегратора , осуществл ющего однократное интегрирование подынтегральной функции f(x), и эквивалентно уравнению интегратора.

Рассмотрим дифференциальное уравнение п-го пор дка следующего вида:

.

« (Х).

Уравнение конечноразностной аппроксимации производной л-го пор дка имеет следующий вид:

f()b,U, + b,U..., + ...+bnU,,n. (2)

Величины коэффициентов Ь(,, Ь, ..., Ьп уравнени  (2) завис т от того, относительно какой из п точек производитс  аппроксимаци . При имеем

boL/, + ft|6 ,,, + ... + /b.(y,-.f(x),

тогда

, + ... + С„6 ,,„,

biп

;-, ..., C,i - с-.

DObe

(3) 50

Уравнение (3)  вл етс  уравнением цифрового интегратора, осуществл ющего кратное интегрирование подынтегральной функции и эквивалентно уравнению последовательно включенных цифровых интеграторов.

Рассмотрим неоднородное дифференциальное уравнение п-го пор дка общего вида

Н Ч/

г .).

(4)

10

Уравнени  конечноразностной аппроксимации производной п-го пор дка относительно /-Й точки имеет следующий вид:

h()b,U, + b,U,,,+... + bnU,.,

где Ьп, Ь, ..., Ьп - коэффициенты, определ емые из уравнений конечноразностной аппроксимации производной, тогда при

15

d.- ,

1а„5- - , + С,(;,, + ... + ,. dx

0

5

0

5

0

5

0

5

I L

р ,у о

С -

ч I - bi

Ь.

raw

г -у

- ,

гаг

или C,,t/, + C|ty,--, + ... + ,(x),

откуда

L/,d,,f(x) + di (;,.. i + ...+t/,-t/,--j + ...+d-.ty,n,

(5) где

,

-в

Уравнение

d, С ,

с:dn с (5)  вл етс  обобщенным уравнением интегрировани  дифференциального уравнени  п-го пор дка и эквивалентно уравнению блок-схемы набора решающих элементов, состо щих из п цифровых интеграторов и сумматоров.

На основе уравнени  (5) можно построить устройства дл  цифрового интегрировани  дифференциального уравнени  п-го пор дка, т. е. возможно последовательное определение значений искомой функции L , с щагом дискретности .

Начальные услови  задачи, значени  правой части, (п-1) всех производных и функции ввод тс  в регистры Зо, ..., 3„ как значени  функции на последовательности п точек. Установка коэффициентов уравнени  (5) производитс  в регистры 4о, ..., 4.

Работа устройства заключаетс  в следующем .

Сигнал с четвертого выхода блока 7 синхронизации устанавливает в нуль регистры блока умножени . Сигнал с восьмого выхода блока 7 поступает на управл ющие входы блоков 5, и 6/, через которые значени  правой части и соответствующего коэффициента уравнени  (5), записанные в регистрах 5о и 6о, поступают на регистры множимого и множител  блока 2 цифрового умножени . С п того выхода блока синхронизации сигнал поступает на управл ющий вход блока 2 умножени . С третьего выхода блока синхронизации сигнал поступает на управл ющий вход сумматора 1 и производит суммирование выходного значени  кода блока 2 умножени  с содержимым сумматора 1. Сигналы на группе выходов блока синхронизации дают разрещающие сигналы регистрам 3, н 4,. Сигнал с шестого выхода блока синхронизации поступает на вход установки нул  регистров 3, устанавливает их в нуль, а сигнал с седьмого выхода блока синхронизации постунает на вход синхронизации регистра 3, и производит запись содержимого регистра 3/+| в регистр 3,. Это необходимо дл  подготовки схемы дл  следующего цикла работы, дл  вычислени  значени  функции на 1 -и точке.

Циклы умножени  коэффициентов уравнени  (5) dj, содержащихс  в регистре 4,, на значени  функции на г -й точке U,, наход щиес  в регистре 3/, на блоке 2 умножени  и получени  суммы (частных) произведений на сумматоре 1 по формуле (5) повтор ютс  и-|-1 раз. Так как в процессе работы проводилась перезапись содержимого /-ГО регистра первого р да 3, в 3,i, в конце цикла произведена запись содержимого сумматора 1 в регистр Зп, то можно начать цик.1 вычислени  значени  функции на (-|-1-й точке . Этот цикл работы устройства повтор етс  дл  каждых последующих точек интервала интегрировани .

Предлагае.мое устройство осуществл ет интегрирование дифференциального уравнени  п-го пор дка по произвольной независимой неременной на основе конечнораз- ностной аппроксимации производных, что исключает операцию непосредственного интегрировани  вычислением площади подынтегральной функции. Отказ от блок-схемы набора рещающих элементов с исключением цифрового интегратора упрощает схему устройства .

Claims (1)

1. Формула изобретени 

   Устройство дл  решени  дифференциальных уравнений, содержащее накапливающий сумматор и блок синхронизации, причем первый и второй выходы блока синхронизации соединены соответствено с первым и вторым входами сброса накапливающего сумматора, третий выход блока синхронизации соединен с тактовым входом накапливающего сумматора, выходы которого соеди

   5

   нены с выходами устройства, отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок умножени , две группы регистров по (п+1) регистров в каждой группе, где п - пор док дифферециального управлени , и две группы блоков ключей по (п+1) блоку в каждой группе, причем выходы накапливающего сумматора соединены с информационными входами (n+U-i o регистра первой группы, установочные входы первого регистра первой группы соединены с входами подынтегральной функции устройства, входы начальных ус.повий /-и группы устройства соединены с установочными входами ((-|-1)-го (, п) регистра первой группы, выходы Л -го (, п + 1) регистра первой группы соединены с информационными входами (К-1)-го регистра первой группы, выходы K-vo регистра первой группы соединены с информационными входами К-го блока ключей первой группы,

   0 выходы блоков ключей первой группы соединены через общую тину с входами первого сомножител  блока умножени , выходы которого соединены с информационными входами накапливающего сумматора, входы коэффициентов уравнени  а-й (, п+1) группы устройства соединены с установочными входами а-го регистра второй группы, выходы которого соединены с информационными входами а-го блока ключей второй группы, выходы блоков ключей второй груп0 iibi соединены через общую щину с входами второго сомножител  блока умножени , четвертый и п тый выходы блока синхронизации соединены с входами сброса и синхронизации блока умножени  соответственно, щестой выход блока синхронизации соединен с входами сброса регистров первой группы, седьмой выход блока синхронизации соединен с входами синхронизации регистров первой группы, восьмой выход блока синхронизации соединен с первыми управл ющими входами блоков ключей первой и второй групп, а-й выход группы блока синхронизации соединен с входом выбора а-го регистра первой группы и вторыми управл ющими входами а-х блоков ключей первой и второй групп.

   5

   5

   0

   фиг 2