SU1383489A1 - Устройство контрол последовательности импульсов - Google Patents

Abstract

Изобретение относитс  к цифровой технике и может быть использовано в схемах контрол  формирователей опорных частот , а также устройствах автоподстройки частоты и поэлементной синхронизации систем передачи дискретных сообщений. Изобретение расшир ет диапазон временных параметров входных сигналов, что достигаетс  за счет исключени  вли ни  на работу устройства длительностей импульсов входных последовательностей. Устройство содержит триггеры 1-6, входные шины 7 и 8, элементы И 9-11, элемент ИЛИ 12, элементы 13 и 14 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и входную шину 15.1. Устройство обеспечивает вы вление сбоев в одной из последовательностей по отношению к другой вне зависимости от длительности и взаимного расположени  импульсов на входных шинах, что расшир ет диапазон временных параметров входных сигналов с увеличением максимальной входной частоты в два раза. 2 ил. сл

Description

со 00 со 4;

00

со

Изобретение относитс  к цифровой технике и может использоватьс  в схемах контрол  формирователей опорных частот, а также в устройствах автонодстройки частоты и поэлементной синхронизации систем передачи дискретных сообщений.

Целью изобретени   вл етс  расширение диапазона временных параметров входных сигналов за счет исключени  вли ни  на работу устройства длительностей импульсов входных последовательностей.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - временные диаграммы , по сн ющие его работу. Устройство содержит первый - щестой I триггеры 1-6, первую 7 и вторую 8 вход- ; ные шины, первый - третий элементы И 9-11, элемент ИЛИ 12, первый 13, вто- i рой 14 элементы задержки, элемент ИСКЛЮ- : ЧАЮШЕЕ ИЛИ 15 и выходную шину 15.1. I Выход элемента И 9 соединен с тактовым

устройства за исключением триггера 2, что обеспечивает наличие нул  на выходе элемента ИЛИ 12 и выходной щине 15.1 (шина установки исходного состо ни  не показана). Предположим, что на шине 8 (фиг. 2, диаграмма 16) и на шине 7 (фиг. 2, диаграмма 17) по вились, причем одновременно , потенциалы логической единицы. Поскольку триггеры 4 и 5 выполнены по схеме синхронных динамических триггеров D-типа, 10 срабатывающих по фронту тактового сигнала , а на D-входах их посто нно присутствует потенциал высокого уровн  (не показано ), на их пр мых выходах через некоторые промежутки времени, обусловленные задержкой переключени  триггеров, по витс  потенциал логической единицы, который через соответствующие элементы 13 и 14 задержки обеспечивает сброс этих триггеров в ноль. Таким образом, по вление перехода потенциала на шине 8 из низвходом триггера 1; ВЕ)1ход, первый и второй 20 кого уровн  в высокий обеспечивает форми- входы элемента ИЛИ 12 соединены соответ-рование короткого, длительностью задержки

ственно с выходной шиной 15.1 и с выхо-т элемента 13 задержки, импульса на пр дами элементов И 10 и 11, первые вхо-мом выходе триггера 4 (фиг. 2, диаграмды которых соединены соответственно с пр -ма 18). Аналогично по вление фронта сигмыми выходами триггеров 2 и 3; первый, второй входы и выход элемента ИСКЛЮ- ЧАЮШЕЕ ИЛИ 15 соединены соответственно с пр мым выходом триггера 1, с входной шиной 7 и с тактовым входом триггера 5, тактовый вход которого соединен

нала на шине 7 приводит к формированию одиночного импульса на пр мом выходе триггера 5 (фиг., 2, диаграмма 19). Очевидно, что наличие двух формирователей одиночных импульсов на триггерах 4 и 5 и элементах 13 и 14 задержки обесс тактовым входом триггера 6; выходна  о печивает преобразование входных последовательностей импульсов периода следовани  Т и неопределенной скважности в две последовательности импульсов строго регламентированной длительности т. Разнос этих последовательностей во времени обеспечи- динен с входами установки нул  триггера 3 ос ваетс  не дополнительной задержкой одной и триггера 4, инверсный выход которогоиз них, и формированием ее не по фронту , а по срезу (либо наоборот) входного сигнала, что происходит,когда триггеры 4 и 5 срабатывают одновременно. Наложение сформированных на их выходах импульсов

соединен с вторыми входами элементов И 9, 40 приводит к по влению импульса на выходе 11 и с пр мым выходом триггера 5, ин-элемента И 9, который переключает в едишина о соединена с тактовым входом триггера 4, пр мой выход которого соединен с вторым входом элемента И 10, первым входом элемента И 9 и с входом элемента 13 задержки, выход которого соесоединен с тактовым входом триггера 2, вход установки нул  которого соединен с входом установки нул  триггера 5 и с выходом элемента 14 задержки, вход которого

версный выход и информационный D-вход которого соединены соответственно с тактовым входом триггера 3 и с пр мым выходом триггера 6, вход установки нул  которого соединен с выходом элемента И 9.

На фиг. 2 обозначены временные диаграммы 16-24 сигналов соответственно на входных шинах 8 и 7, пр мых выходах триггеров 4, 5, 2, 3, 1 и 6 и на выходе элемента ИЛИ 12.

ницу включенный в счетном режиме триггер 1 (фиг. 2, диаграмма 22), котора , воздейству  на первый вход элемента 15, обеспечивает инверсию сигнала на его выходе по отношению к состо нию сигнала на шине 7, что и обеспечивает в дальнейшем переключение три-ггера 5 по срезу сигнала на шине 7. Этим же импульсом будет сброшен в ноль триггер 6 (фиг. 2, диаграмма 23), запреща  переключение триггера 5 до по влени  первого среза импульса на шине 7. По вление в дальнейшем одновременно двух импульсов на щи- нах 8 и 7 приводит к переключению лишь

ницу включенный в счетном режиме триггер 1 (фиг. 2, диаграмма 22), котора , воздейству  на первый вход элемента 15, обеспечивает инверсию сигнала на его выходе по отношению к состо нию сигнала на шине 7, что и обеспечивает в дальнейшем переключение три-ггера 5 по срезу сигнала на шине 7. Этим же импульсом будет сброшен в ноль триггер 6 (фиг. 2, диаграмма 23), запреща  переключение триггера 5 до по влени  первого среза импульса на шине 7. По вление в дальнейшем одновременно двух импульсов на щи- нах 8 и 7 приводит к переключению лишь

Триггеры 2, 3, 4 и 6  вл ютс  синхронными динамическими триггерами D-типа, D-входы которых соединены с шиной потенциала логической единицы (не показана).

Устройство работает следующим образом. 55 пульса на его выходе, который переклю

В исходный момент времени на шинах чает в единицу триггер 2. По вление

8 и 7 присутствуют потенциалы логическо- перепада из единицы в ноль на шине 7 устго нул , сброшены в ноль все триггеры ройства вызывает формирование одиночтриггера 4 и по влению одиночного имг

устройства за исключением триггера 2, что обеспечивает наличие нул  на выходе элемента ИЛИ 12 и выходной щине 15.1 (шина установки исходного состо ни  не показана). Предположим, что на шине 8 (фиг. 2, диаграмма 16) и на шине 7 (фиг. 2, диаграмма 17) по вились, причем одновременно , потенциалы логической единицы. Поскольку триггеры 4 и 5 выполнены по схеме синхронных динамических триггеров D-типа, 0 срабатывающих по фронту тактового сигнала , а на D-входах их посто нно присутствует потенциал высокого уровн  (не показано ), на их пр мых выходах через некоторые промежутки времени, обусловленные задержкой переключени  триггеров, по витс  потенциал логической единицы, который через соответствующие элементы 13 и 14 задержки обеспечивает сброс этих триггеров в ноль. Таким образом, по вление перехода потенциала на шине 8 из низ0 кого уровн  в высокий обеспечивает форми- рование короткого, длительностью задержки

нала на шине 7 приводит к формированию одиночного импульса на пр мом выходе триггера 5 (фиг., 2, диаграмма 19). Очевидно, что наличие двух формирователей одиночных импульсов на триггерах 4 и 5 и элементах 13 и 14 задержки обесницу включенный в счетном режиме триггер 1 (фиг. 2, диаграмма 22), котора , воздейству  на первый вход элемента 15, обеспечивает инверсию сигнала на его выходе по отношению к состо нию сигнала на шине 7, что и обеспечивает в дальнейшем переключение три-ггера 5 по срезу сигнала на шине 7. Этим же импульсом будет сброшен в ноль триггер 6 (фиг. 2, диаграмма 23), запреща  переключение триггера 5 до по влени  первого среза импульса на шине 7. По вление в дальнейшем одновременно двух импульсов на щи- нах 8 и 7 приводит к переключению лишь

пульса на его выходе, который переклю

триггера 4 и по влению одиночного имного импульса на выходе триггера 5, который переключает в единицу триггер 3, но сбрасывает в ноль триггер 2. Вновь поступивший импульс по шине 8 устанавливает в единицу триггер 8 (фиг. 2, диаграмма 20), но аналогично сбрасывает в ноль триггер 3 (фиг. 2, диаграмма 21). Таким образом, формирование одиночного импульса на выходе триггера 4 приводит к установе в единицу триггера 2 и сбросу

мент задержки, три элемента И и элемент ИЛИ, выход первого элемента И соединен с тактовым входом первого триггера, выход первый и второй входы элемента ИЛИ соединены соответственно с выходной шиной и с выходами второго и третьего элементов И, первые входы которых соединены соответственно с пр мыми выходами второго и третьего триггеров, отличающеес  тем, что, с целью расширени  временных параметров

в ноль триггера 3, на выходе триггера 5 входных сигналов, в него введены четвер- наоборот - к установке триггера 3 и сбросутый, п тый и шестой триггеры, второй эле мент задержки и элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого соединен с тактовым входом п того и шестого триггеров, первый .с и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с пр мым выходом первого триггера и с первой входной шиной, втора  входна  шина соединена с тактовым входом четвертого триггера, пр мой выход которого соединен с вторым 20 входом второго элемента И, первым входом первого элемента И и с входом первого элемента задержки, выход которого соединен с входами установки нул  третьего и четвертого триггеров, инверсный выход четвертого триггера соединен с тактовым входом второго триггера, вход установки нул  которого соединен с входом установки нул  п того триггера и с выходом второго элемента задержки, вход которого соединен с вторыми входами первого и третьего эле- 3Q ментов И и с пр мым выходом п того триггера, инверсный выход и информационный вход которого соединены соответственно с тактовым входом третьего триггера и с пр мым выходом шестого триггера, вход установки нул  которого соединен с выходом первого элемента И.

в ноль триггера 2. Очевидно, что если по одной из входных шин 8 или 7 поступают два или более импульсов, в то врем  как на другой шине возникает пауза в последовательности, сформированные на одном из триггеров 4 или 5 одиночные импульсы через элементы И 10 или 11 и через элемент ИЛИ 12 поступают на выход устройства, сигнализиру  о сбое (фиг. 2, диаграмма 24).

Таким образом, предлагаемое устройство контрол  последовательности импульсов обеспечивает вы вление сбоев в одной из последовательностей по отношению к другой вне зависимости от длительности и взаимного расположени  импульсов на входных шинах, что расшир ет диапазон временных параметров входных сигналов с увеличением максимальной входной частоты в два раза.

Claims (1)

1. Формула изобретени 

   Устройство контрол  последовательности импульсов, содержащее две входные шины, первый, второй, третий триггеры, первый эле25

   мент задержки, три элемента И и элемент ИЛИ, выход первого элемента И соединен с тактовым входом первого триггера, выход первый и второй входы элемента ИЛИ соединены соответственно с выходной шиной и с выходами второго и третьего элементов И, первые входы которых соединены соответственно с пр мыми выходами второго и третьего триггеров, отличающеес  тем, что, с целью расширени  временных параметров

   входных сигналов, в него введены четвер- тый, п тый и шестой триггеры, второй эле .с 20 3Q

   25