SU1356193A1 - Устройство дл сравнени двух частот - Google Patents

Устройство дл сравнени двух частот Download PDF

Info

Publication number
SU1356193A1
SU1356193A1 SU864089138A SU4089138A SU1356193A1 SU 1356193 A1 SU1356193 A1 SU 1356193A1 SU 864089138 A SU864089138 A SU 864089138A SU 4089138 A SU4089138 A SU 4089138A SU 1356193 A1 SU1356193 A1 SU 1356193A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
flip
flop
drs
Prior art date
Application number
SU864089138A
Other languages
English (en)
Inventor
Виктор Васильевич Левыкин
Original Assignee
Предприятие П/Я А-3791
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3791 filed Critical Предприятие П/Я А-3791
Priority to SU864089138A priority Critical patent/SU1356193A1/ru
Application granted granted Critical
Publication of SU1356193A1 publication Critical patent/SU1356193A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение м.б. использовано в устр-ва ; АПЧ.Цель изобретени  - повышение точности выделени  модул  разностной частоты с посто нной длительностью импульсов и стабильности выделени  знака разности частот. Устрво содержит счетньй триггер (Т) 1, эл-т ИЛИ 2, D-триггеры 3 и 4, DRS- триггеры 5 и 6, зл-ты ИЛИ-НЕ 7 и 8, RS-триггер 9. Удвоенна  опорна  частота (УОЧ) поступает на счетный вход Т 1, делитс  на два и с помощью эл-та ИЛИ 2 на его выходе вьщел етс  сигнал 04 с длительностью отриц. импульсов , равной длительности отриц.им- пульсов входной УОЧ. Этот сигнал поступает на С-вход Т 3 и на D-вход Т 4. На D-вход Т 3 и С-вход Т 4 поступает сигнал сравниваемой частоты. На выходах Т 3 и 4 выдел ютс  сигналы разностной частоты. 3 ил. (Л оэ ел СП) х со фиг, J

Description

Изобретение относитс  к радиотехнике и автоматике и может быть использовано в устройствах автоматической подстройки частоты.
Цель изобретени  - повышение точности выделени  модул  разностной частоты с посто нной длительностью импульсов и стабильности выделени  знака разности частот.
На фиг.1 представлена принципиальна  схема устройства; на фиг.2 и 3 - эпюры напр жений в различных точках
схемы, по сн ющие работу устройства. Устройство сравнени  двух частот содержит счетный триггер 1, элемент РШИ 2, первый 3 и второй 4 D-тригге- ры, первый 5 и второй 6 DRS-триггеры, первый 7 и второй 8 элементы ИЛИ-НЕ, RS-триггер 9.
Устройство сравнени  двух частот работает следующим образом.
Удвоенна  опорна  частота поступает на счетный вход триггера 1 (фиг.2а), делитс  на два (фиг.2б) и с помощью элемента ИЛИ 2 на его выходе выдел етс  сигнал опорной частоты с длительностью отрицательных импульсов , равной длительности отрицательности входных частот (фиг.2л). Когда опорна  частота больше входной, на выходе элемента ИЛИ-НЕ 8 и на выходе
15 DR.S-триггера 6 имеютс  уровни О (фиг.2з и фиг.2к соответственно).
Процессы, происход щие в схеме в случае, когда опорна  частота меньше сравниваемой, показаны на эпюрах
2Q фиг.За,б,в,г,д,е,ж,3,и,к,л, при этом положит ель перепадом импульсов разностной частоты на выходе D-триг- гера 3 (фиг.Зд) соответствуют низкие уровни напр жени  разностной частоты
25 на выходе D-триггера 4 (фиг.3,е,а), положительные перепады на выходе D-триггера 4 (фиг.Зе) совпадают с высоким уровнем напр жени  на выходе В-триггера 3 (фиг.Зд). В этом слу35
ных импульсов входной удвоенной опор- 30 DRS-триггер 6 устанавливаетс  ной частоты (фиг.2в). Этот сигнал поступает на С-вход D-триггера 3 и на D-вход D-триггера 4, на D-вход D-триггера 3 и С-вход D-триггера 4 поступает сигнал сравниваемой частоты (фиг.2г). На выходах вычитающих D-триггеров 3 и 4 выдел ютс  сигналы разностной частоты (фиг.2д и фиг.2е соответственно).
Если опорна  частота больше сравниваемой частоты, то положительные перепады импульсов разностной частоты на выходе D-триггера 3 (фиг.2д) совпадают с высоким уровнем импульсов
40
в состо ние 1, а DRS-триггер 5 остаетс  в состо нии О (фиг.Зи). Потенциал инверсного выхода DRS-триггера 6 разрешает прохождение с инверсией через элемент ИЛИ-НЕ В отрицательного импульса сравниваемой частоты на вход установки DRS-tpH.r- гера 6 в состо ние О (фиг.Зз).
Таким образом, на выходе DRS-триг гера 6 формируетс  импульс разностной частоты с длительностью, равной длительности положительного импульса сравниваемой частоты (фиг.Зк), а RS- триггер 9 формирует на выходе устразностной частоты на выходе D-триг- рокства уровень О (фиг.3л), а на гера 4 (фиг.2е), а положительные пе- вькоде DRS-триггера 5 при этом сохрепады на выходе D-триггера 4 совпадают с низким уровнем на выходе D- триггера 3. В результате этого DRS- триггер 5 по положительному перепаду импульсов разностной частоты с выхода D-триггера 3 устанавливаетс  в состо ние 1 (фиг.2и), DRS-триггер 6 остаетс  в состо нии О (фиг.2к), потенциал с инверсного выхода DRS- триггера 5 разрешает прохождение с инверсией через элемент ИЛИ-НЕ 7 отрицательного импульса опорной частоты , при этом положительный -импульс
6193
Q
с вькода элемента ИЛИ-НЕ 7 поступает на R-вход (фиг.2ж) DRS-триггера 5 и он устанавливаетс  в нулевое состо ние . Таким образом, на выходе DRS- триггера 5 формируютс  и шульсы разностной частоты (фиг.2и) с длительностью , равной длительности положительного импульса опорной частоты, а RS-триггер 9 формирует на выходе уровень 1, определ ющий знак разности входных частот (фиг.2л). Когда опорна  частота больше входной, на выходе элемента ИЛИ-НЕ 8 и на выходе
DR.S-триггера 6 имеютс  уровни О (фиг.2з и фиг.2к соответственно).
Процессы, происход щие в схеме в случае, когда опорна  частота меньше сравниваемой, показаны на эпюрах
фиг.За,б,в,г,д,е,ж,3,и,к,л, при этом положит ель перепадом импульсов разностной частоты на выходе D-триг- гера 3 (фиг.Зд) соответствуют низкие уровни напр жени  разностной частоты
на выходе D-триггера 4 (фиг.3,е,а), положительные перепады на выходе D-триггера 4 (фиг.Зе) совпадают с высоким уровнем напр жени  на выходе В-триггера 3 (фиг.Зд). В этом слу
DRS-триггер 6 устанавливаетс 
в состо ние 1, а DRS-триггер 5 остаетс  в состо нии О (фиг.Зи). Потенциал инверсного выхода DRS-триггера 6 разрешает прохождение с инверсией через элемент ИЛИ-НЕ В отрицательного импульса сравниваемой частоты на вход установки DRS-tpH.r- гера 6 в состо ние О (фиг.Зз).
Таким образом, на выходе DRS-триггера 6 формируетс  импульс разностной частоты с длительностью, равной длительности положительного импульса сравниваемой частоты (фиг.Зк), а RS- триггер 9 формирует на выходе уст50
55
ран етс  уровень О .
В случае равенства опорной и сравниваемой частот на выходах D-тригге- ров 3 и 4 фиксируютс  посто нные уровни напр жени , DRS-триггеры 5 и 6 наход тс  в нулевом состо нии, а RS-триггер 9 сохран ет предыдущее состо ние.

Claims (1)

  1. Формула изобретени 
    Устройство сравнени  двух частот, содержащее первый D-триггер, С-вход
    31356
    и D-вход которого подключены соответственно к D-входу и С-входу второго D-триггера, С-вход которого. вл етс  первым входом устройства, первый и второй DRS-триггеры и КЗ- триг- 5 гер, пр мые выходы первого и второго D-триггеров соединены с С-входами первого и второго DRS-триггеров соответственно , пр мые выходы которых  вл ютс  первым и вторым выходами устрой- О ства и соединены с S- и R-входами RS-триггера соответственно, выход которого  вл етс  третьим выходом устройства отличающеес  тем, что, с целью повьшени  точности 5 вьщелени  модул  разностной частоты, в него введены триггер, элемент ИЛИ, первый и второй элементы ИЛИ-НЕ, причем С-вход триггера соединен с первым входом элемента ИЛИ и  вл етс  вто- 20
    934
    рым входом устройства, выход триггера соединен с вторым входом элемента ИЛИ и первым входом первого элемента ИЛИ-НЕ, выход которого соединен с R-входом первого DRS-триггера, выход элемента ИЛН соединен с С--входом первого D-триггера, выход которого динен с D-входом второго DRS-триггера , а выход второго D-триггера соединен с D-входом первого DRS-триггера, инверсный выход которого соединен с вторым входом первого элемента. ИЖ- НЕ, а инверсный выход второго DRS- триггера соединен с первым входом второго элемента ИЛИ-НЕ, инверсный выход которого соединен с R-входом второго DRS-триггера, а второй вход второго элемента соединен с С-входом второго DRS-триггера.
    а JTJTJlJlJnJTJTJlJTJlJTJTJlJrL
    6
    г
    Фиг. 2
    а JгJU JlJ JЧJгJlJ JтлJlJ JчлJ J
    5
    8
    г
    9 с
    .
    , п пп п
    w
    и
    к л
    гг
    J-i
    J-i
    Фиг.З
SU864089138A 1986-07-16 1986-07-16 Устройство дл сравнени двух частот SU1356193A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864089138A SU1356193A1 (ru) 1986-07-16 1986-07-16 Устройство дл сравнени двух частот

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864089138A SU1356193A1 (ru) 1986-07-16 1986-07-16 Устройство дл сравнени двух частот

Publications (1)

Publication Number Publication Date
SU1356193A1 true SU1356193A1 (ru) 1987-11-30

Family

ID=21245855

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864089138A SU1356193A1 (ru) 1986-07-16 1986-07-16 Устройство дл сравнени двух частот

Country Status (1)

Country Link
SU (1) SU1356193A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 936375, кл. Н 03 D 13/00, 1980. *

Similar Documents

Publication Publication Date Title
SU1356193A1 (ru) Устройство дл сравнени двух частот
SU1629976A1 (ru) Устройство дл сравнени аналоговых сигналов
SU1059659A1 (ru) Цифровой частотный детектор
SU1533001A1 (ru) Делитель частоты
SU1534750A1 (ru) Устройство тактовой синхронизации
SU1649577A1 (ru) Многоканальный счетчик импульсов
SU1324121A1 (ru) Логический фазоразностный демодул тор
SU1292199A1 (ru) Устройство дл приема телеграфных сигналов
SU936375A1 (ru) Устройство дл определени знака разности двух частот
SU1540019A1 (ru) Устройство тактовой синхронизации
SU750402A1 (ru) Устройство дл измерени динамических параметров электронных блоков
SU1264135A1 (ru) Двухканальный врем импульсный преобразователь
SU1065851A1 (ru) Устройство последовательного опроса источников информации
SU1163470A1 (ru) Селектор импульсов по частоте следовани
SU1679407A1 (ru) Фазовый детектор
SU1566481A1 (ru) Преобразователь напр жени в код
SU1243128A1 (ru) Делитель частоты следовани импульсов
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
SU1187258A1 (ru) Устройство для формирования импульсов разностной частоты
SU1109871A1 (ru) Фазовый компаратор
SU1660152A1 (ru) Устройство для устранения дребезга контактов
SU1238233A1 (ru) Управл емый делитель частоты
SU1112325A1 (ru) Пробник дл проверки цепей логических устройств
SU1396265A1 (ru) Устройство выделени разностной частоты двух импульсных последовательностей
SU849479A1 (ru) Формирователь колоколообразныхиМпульСОВ