SU750402A1 - Устройство дл измерени динамических параметров электронных блоков - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ЭЛЕКТРОННЫХ БЛОКОВ

1

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  измерени  динамических параметров различных электронных блоков.

Известно устройство, содержащее генератор испытательного сигнала, блок измерени  выходных сигналов, пороговый элемент, источник опорных напр жений и блок преобразовани  мае.-Ч штаба времени 1 .

К недостаткам этого устройства следует отнести то, что с его помощью невозможно измерить врем  установлени  выходного напр жени  испытуемого 15 электронного блока.

Наиболее близким по технической сущности  вл етс  устройство дл  измерени  .динамических параметров электронных схем, содержащее элемент сов- 20 падени , блок задержки, формирователе входного сигнала, пороговый элемент, источник опорных напр жений и индикатор 2 jf Недостатком этого устройства  вл - э етс  то, что оно измер ет только врем  переключени  и длительность фронтов , а также не позвол ет измерить врем  установлени  выходного напр жени  испытуемого электронного блока.ЗО

Целью изобретени   вл етс  расширение функциональных возможностей устройства,

- Эта цель достигаетс  тем, что в известное устройство, содержащее последовательно соединенные элемент совпадени  и блок задержки, выход которого соединен с первым входом элемента совпадени , пороговый элемент, первый вход которого соединен с первым выходом источника опорных напр жений , а выход - со вторым входом элемента совпадени , индикатор, формирователь входного сигнала, введены дифференциальный дискриминатор напр жени  и преобразователь врем напр жение , причем вход формировател  входного сигнала соединен с выходом -блока задержки,а выход - со входом испытуемого электронного блока, с выходом которого соединен первый вход дифференциального дискриминатора напр жени , второй и третий входы которого соединены соответственно со вторым и третьим выходами источника опорных напр жений, а выход - со входом преобразовател  врем -напр же;ние , выход которого соединен со вторым входом порогового элемента, а

вход индикатора соединен с первым входам элемента .совпадени .

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - временные диаграммы, иллюстрирующие работу устройства.

Устройство содержит элемент соврад ни  1, блок задержки 2, формирователь входного сигнала 3, дифференциальный дискриминатор напр жени  4, преобразователь врем -напр жение 5, пороговый элемент 6, источник опорных напр хсений 7 и индикатор 8.

Устройство работает следующим образом .

Предположим, что на выходе блока задержки 2 по вилс  положительный перепад напр жени  (фиг. 2б). Этот перепад , сформированный формирователем входного сигнала 3 поступает на вход испытуемого электронного блока 9, на выходе которого по вл етс  выходной сигнал (фиг. 2в). В течение интервала времени, когда выходное напр жение испытуемого электронного блока 9 находитс  в зоне допустимой погрешности (между нижним U и верхним Ug, порогами дискриминации -дифференциального дискриминатора напр жени  4 (фиг. 2в), задаваемыми источником опорных напр жений 7), на выходе дифференциального дискриминатора напр жени  4 по вл ютс  положительные импульсы (фиг. 2г). Эти импульсы управл ют работой преобразовател  врем -напр жение 5, на выходе которого под действием этих импульсов измен етс  напр жение, причем амплитуда выходного сигнала преобразовател  врем -напр жение 5 пропорциональна длительности управл ющих импульсов. При отсутствии импульсов на входе преобразовател  врем -напр жение 5, его выходное напр жение равно О (фиг.2д) Коэффициент преобразовани  преобразовател  врем -напр жени  5 и величина опорного напр жени  и, на втором входе порогового элемента б выбираютс  таким образом, чтобы, когда длительность импульсов на выходе дифференциального дискриминатора напр жени  4 мала (т.е. выходное напр жение испытуемого электронного блока 9 еще не установилось), напр жение на выходе преобразовател  врем -напр жение 5 не успевало дорасти до уровн  UQ (фиг. 2д), и пороговый элемент 6 не срабатывал. Когда же выходнЬй сигнал испытуемого электронного блока 9 последний раз входит в зону допустимой погрешности (фиг. 2в), на выходе дифференциального дискриминатора напр жени  4 .по вл етс  положительный перепад (фиг. 2г) и напр жение на выходе преобразовател  врем -напр жение 5 через врем  достигнет уровн  U(j. Пороговый элемент б .переключитс  и на второй вход элемента совпадени  1 поступит положительный перепад (фиг. 2е). Так как на первом входе элемента совпадени  1 присутствует высокий потенциал (фиг. 26), на его выходе при этом по витс  положительный перепад (фиг. 2а), 5 который задерживаетс  и инвертируетс  Ьлоком задержки 2. Через врем  t, на выходе блока задержки 2 по витс  отрицательный перепад (фиг. 2б), под действием которого на выходе элемента совпадени  1 возникает отрицательный перепад (фиг. 2а). Этот перепад также задерживаетс  и инвертируетс  блоком задержки 2 (фиг. 26). Через врем  t на выходе блока задержкИ;2 по вл етс  положительный перепад напр жени , и весь цикл повтор етс . Таким образом, в устройстве возникают колебани  с периодом Т. , равным

TI 2( )+г +t.

4n t5+t6+V4

где t.

5

- задержки сигналов в блоках устройства (индексы соответствуют номерам блоков на фиг.1); t - врем  нарастани  выходного напр жени  преобразовател  врем -напр жение 5;

t.j.- врем  установле-ни  выходного напр жени  испы-туемого электронного блока 9.

Если в дифференциальном дискриминаторе напр жени  4 нижний порог дискриминации Uj установить на нижнем уровне отсчета t... (обычно 0,lUy(;T. , где ( установившеес  амплитудное значение выходного напр жени  испытуемого электронного блока 9), а верхний и|, - выше амплитудного значени  выходного напр жени  испытуемого электронного блока 9 (и и Ui на фиг.2в), то в устройстве установ тс  колебани  с периодом

TO 2 (t., +1 ) +1J + t.-H tg +1 + t,p+ Ц . так как в этом случае выходное напр жение испытуемого электронного блока 9 сразу входит в зону допустимой погрешности и не выходит из нее (фиг.2). Измерив с помощью индикатора 8 периое ды (частоты) колебаний Т. (f ) и Т (f ) можно определить врем  установлени  выходного напр жени  испытуемого электронного блока 9 по следующей формуле:

f - f .

I

аст

f.

Claims (2)

1. Устройство позвол ет измер ть также и другие динамические параметры электронных блоков, такие как врем  переключени  и длительность фронтов сигналов на выходе испытуемого элeктpoнJного блока 9. Дл  этого необходимо у тановить верхний порог дискриминации и дифференциального дискриминатора напр жени  4 выше уровн  амплитуды в ходного напр жени  испытуемого элект ронного блока 9. При этом дифференци альный дискриминатор напр жени  4 ст новитс  эквивалентным обычному пороговому элементу с порогом срабатывани  и измерени  произврд тс  как известных устройствах. Длительность фронтов сигналов на выходе испытуемого электронного блока 9 определ етс  как разность периодов колебаний , возникающих в устройстве, при двух значени х порога U, равных требуемым уровн м отсчета длительности фронтов. При измерении времени переключени  необходимо установить порог и на требуемом уровне отсчета и поочередно подключить вход дифференциального дискриминатора напр жени  4 ко входу и выходу испытуемого электронного блока 9. Врем  переключени  испытуемого электронного блока 9 определ етс  по формуле (1). Таким образом, устройство прзвол  ет измер ть врем  переключени , длительность фронтов и врем  установлени  выходного напр жени  электронных блоков и может быть использовано дл  контрол  быстродействи  как цифровых так. и аналоговых блоков. Формула изобретени  . Устройство дл  измерени  динамических параметров электронных блоков содержащее последовательно соединенные элемент совпадени  и блок задерж-, ки, выход которого соединен с первым входом элемента совпадени , пороговый элемент, первый вход которого соединен с первым выходом источника опорных напр жений, а выход - со вторым входом элемента совпадени , индикатор , формирователь входного сигнала , отлич ающеес   тем, что с целью расширени  функциональных возможностей, в него введены дифферен-циальный дискриминатор напр жени  и преобразователь врем -напр жение, причем вход формировател  входного сигнала соединен с выходом блока задержки, а выход - со входом испытуемого электронного блока, с выходом которого соединен первый вход дифференциального дискриминатора напр жени , второй и третий входы которого соединены соответственно со вторым и третьим выходами источника опорных напр жений, а выход - со входом преобразовател  врем -напр жение, выход которого соединен со вторым входом порогового элемента, а вход индикатора соединен с первым входом элемента совпадени . Источники инфос 4ации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 532065, кл. G 01 R 31/28, 1975.
2. 2.Авторское свидетельство СССР №432431, кл. G 01 R 31/28, 1972 (прототип).