SU691769A1 - "Способ повышени помехоустойчивости цифровых интегрирующих вольтметров и устройство дл его осуществлени - Google Patents

Description

, . изобретение касаетс  электроприборостроени  и может быть использовано в измерительной технике, автоматике и вычислительной технике. Известны способы повышени  помехоустойчивости 1ШФРОВЫХ интегрирующих вольтметров и реализующие их устройства основанные на подстройке задатЧика интервала времени интегрировани  под период помехи l . Недостатком устройств, реализующих ука занный способ,  вл ютс  ограничени ,налаг емые на значение максимально допустимой дл  конкретного устройства амплитуды сигна оапомёхи. Когда амплитуд а пой ехнпревыща ет значение измер емого натф жени , интегратору дл  нормальной .работы может потре боватьс  запас по выходному напр жению Bbix КАОКС С Дв о наличие такого запаса часто получить сложно, к том у же в этом ел учае дл  полезного сигнала используетс  только часть характеристики интегратора, что приводит к потере чувствительности. Наи более близким по технич кой сущности к предложенному  вл етс  способ повышени  помёЗсЬустоЙчквости цифровых интегрирующих вольтметров, позвол ющий подавить полностью аддитивную периодическую помеху за счет выбора момента начала интегрировани  в зависимости от соотнощени  времени интегрировани  и периода помехи 2. Целью изобретени   вл етс  повышение максимально допустимого значени  амплитуды помехи. Это Достигаетс  тем, что по предло .женному способу повышени  помехоустойчивости цифровых интегрирующих вольтметров , основанному на выборе момента начала измерени , при положительной пол рности измер емого напр жени  интегрирование начинают при максимальных отрицательных значени х производной от напр жени  помехи, а при отрицательной поЛ5фности измер емого напр жени  при максимапьнь1х положительнь1х значени х производной от напр жени  помехи.

дл  осуществлени  предложенного способа может быть применено устройство, содержащее блок выделени  напр жени  помехи, эадатчик вретлени измерени  и последовательно соединенный с ним интегратор , при этом входы блока выделени  помех  и интегратора соединены со входом устройства.

В устройство дл  осуществлени  предложенного способа введены дифференцирующее устройство, инвертирующий усилитель-ограничитель и схема совпадени , выход которой соединен со входом задат чика, а входы -с выходами дифференцирующего устройства и выходом усилител ограничител , вход которого соединен с входом устройства, при этом вход дифференцирующего устройства соединен с выходом блока выделени  напр жени  помехи .

На фиг. 1 - приведена структурна  схема устройства дл  осуществлени  предложенного способа; на фиг. 2 - временные диаграммы его работы.

Устройство содержит блок 1 выделени  напр жени  помехи, дифференшфующее устройство 2, инвертирующий усилитель-органичитель 3, определ ющий пол рность входного напр жени , схему совпадеш  4, задатчик 5 времени измерени  и интегратор 6. Выход схемы совпаде щ  4 соединен с входом задатчика 5, а входы схемы совпадени  4 с выходами дифференцирующего устройства 2 и выходом усилител -ограничител  3, вход которого соединен с входом устройства, а выход дифференцирующего устройства соединен с выходом блока выделени  напр жени  помехи.

Работает вольтметр следующим образом .

Измер емое напр жение U,, вместе с аддитивной периодической помехой Un (фиг. 2а) подаетс  параллельно на блок 1 выделени  напр жени  помехи, инвертирующий усилитель-ограничитель 3 и интегратор 6. Блок выделени  напр жени  помехи выдел ет, усиливает и ограничивает сигнал помехи, на выходе его формируютс  сигналы пр моугольной формы (фиг. 26). Они дифференцируютс  дифференцирующим устройством 2 (фиг. 2в) и подаютс  на один вход схемы совпадени  4. Сигнал с выхода усилител -ограничител  3 подаетс  на второй вход схемы совпадени  4. При отрицательной пол рности измер емого напр жени  сигнал на выходе инвертирующего усилител -ограничител  3 совпацает с импульсами положительной пол рности с выхода диффероншгрующего устроства 2. При положительной пол рности и на схеме совпадени  4 совпадает дифференцирующий импульс отрицательной пол рности с выхода устройства 2 с отрицательным напр жением с выхода усилител -ограничител  3 (фиг. 2г). Импулсы с выхода схемы совпадени  4 (фиг. 2д) определ ют момент начала интегрировани , запускают задатчик времени измерени  5. Измер емое напр жение с помехой интегрируютс  интегратором 6 (фиг. 2е).

При реализации предложенного способа получают значительное увеличение допустимой амплитуды напр жени , помехи .

Claims (2)

1.Способ повышени  помехоустойчивости цифровых интегрирующих вольтметров , основанный на выборе момента начала измерени , отличающийс  тем, что, с целью повышени  максимально допустимого значени  амплитуды помехи , при положительной пол рности измер емого напр жени  интегрирование начинают при максимальных отрицательных значени х производной от напр жени  помехи а при отрицательной пол рности измер емого напр жени  - при максимальных положительных значени х производной от напр жени  помехи.

2.Устройство по п. 1, содержащее блок выделени  напр жени  помехи, задатчик времени измерени  и последовательно соединенный с ним интегратор, при этом входы блока выделени  помехи и интегратора соединены с входом устройства , отличающеес  тем что в него введены дифференцирующее устройство, инвертирующий усилитель-огр1шчитель и схема совпадени , выход которой соединен с входом задатчика, а входы - с выходами дифференцирующего устройства и выходом усилител -ограничител , вход которого соединен с входом устройства, при этом вход дифференциру;ющего устройства соединен с выходом блока выделени  напр жени  помехи.

Источники информации, прин тые во внимание при экспертизе

1.Патент США № 3354453, кл. 340-347, 1967.

2.Авторское свидетельство СССР

NO 339872,.кл, G 01 R 19/26, 1960,

Чл

L.-j.-L-p.

f: -f