SU1132242A1 - Способ измерени амплитуды синусоидального напр жени инфранизкой частоты и устройство дл его осуществлени - Google Patents

Abstract

1. Способ измерени  амплитуды синусоидального напр жени  инфранизкой частоты, основанный на зар де накопительной емкости измер емым напр жением и вьщелении временного интервала, соответствующего положительному полупериоду измер емого напр жени , преобразовании: его линейно нарастающего напр жени , запоминании его максимальной амплитуды, уменьшении запомненного напр жени  в два раза, сравнении полученного в результате уменьшени  сигнала с линейно нарастающим напр жением, запоминании амплитуды измеренного напр жени  в момент равенства отмеченных напр жений, отличающийс   тем, что, с целью повьш1ени  точности измерени , одновременно с вьаделением временного интервала, соответствующего положительному полупериоду, вьщел ют отрицательный полупериод измер емого напр жени , затем запоминают его максимальную амплитуду, уменьшают ее в два раза, полученное в результате уменьшени  напр жение суммируют с уменьшенной в два раза максимальной амплитудой положительного полупериода. 2. Устройство дл  измерени  амплитуды синусоидального напр жени , инфранизкой частоты, содержащее первый компаратор, первый вход которого соединен с общим выводом устройства и с одним из выводов, ЯВЛЯЮ1ЦИМСЯ первым входом устройства, второй вход соединен с одним из вьшодов,  вл ющимс  вторым входом устройства, и с информационным входом первой запоминающей  чейки, а выход соединен с управл ющим входом первого ключа, с входом инвертора и через первый конденсатор -с входом первого расширител  импульсов и с входом пер ,вого формировател  импульсов управле-f ии ,выход которого соединен с управ- л ющим входом второй запоминающей  чейки, а вход через первый резистор-:-с общим выводом устройства, nepBbdt согласующий усилитель, первый вход 00 которого соединен с первой обкладкой ю второго конденсатора, с общим выво1C 4 Ю дом устройства и через последовательно соединенные второй и третий клю чи - с вторым входом первого соглйсукицегоусилител , с второй обкладкой второго конденсатора, котора  .через последовательно соединенные второй резистор и первый ключ соединена с выводом дл  подключени  плюсового зажима источника питани , выходы первого расширител  импульсов и инвертора соединены соответственно с управл юшими входами второго и третьего ключей, выход первого согласующего усилител  соединен с информаци онным входом второй запоминающей

Description

 чейки и с одним из входов второго компаратора, другой вход которого через третий резистор соединен с выходом второй запоминающей  чейки и через четвертый резистор с общим выводом устройства, выход второго компаратора через второй формирователь импульсов управлени  соединен с управл ющим входом первой запоминающей  чейки, отличаю щеес   . тем, что, с целью повышени  точности измерени , в него введены п тый, шестой, седьмой, восьмой, дев тый , дес тьй, одиннадцатый резисторы , второй расширитель импульсов, треть  и четверта  запоминающие  чейки , третий компаратор, третий и четвертый формирователи импульсов управлени , второй согласующий усилитель, сумматор, третий конденсатор, четвертый , п тый и шестой ключи, причем первый вход второго согласующего усилител  соединен с первой обкладкой третьего конденсатора, с общим выводом устройства и через последовательно соединенные четвертый и п тый ключи - с вторым входом второго согласующего усилител , с второй обкладкой третьего конденсатора, котора  через последовательно соединенные п тый резистор и шестой ключ соединена с выводом дл  подключени  плюсового зажима источника питани , выход первого компаратора соединен с управл ющим входом п того ключа, выход инвертора соединен с

управл ю1 1им входом шестого к.азча, вход первого расширител  импульсов соединен через третий формирователь импульсов управлени  с управл ющим входом третьей запоминающей  чейки и через второй расширитель импульсов с управл ющим входом четвертого ключа, выход второго согласующего усилител  соединен с информационным входом третьей запоминающей  чейки и с одним из входов третьего компаратора , одни из входов которого через шестой резистор соединен с выходом третьей запоминающей  чейки и через седьмой резистор с общим выводом устройства, выход третьего компаратора через четвертый формирователь импульсов управлени  соеинен с управл ющим входом четвертой запоминающей  чейки, информационный вход которой соединен с информационнь1м входом первой запоминаюей  чейки, сумматор, первый вход которого через восьмой резистор соеинен с выходом первой запоминающей чейки и через дев тый резистор с общим выводом устройства, второй вход сумматора через дес тый резистор соединен с выходом четвертой запоминающей  чейки и через одиннадцатый резистор с общим выводом устройства, выход сумматора соединен с выводом,  вл ющимс  выходом устройства и предназначенным дл  подключени  измерительного, прибора .

f

Изобретение относитс  к электроизмерительной технике и может быть использовано в радиоэлектронике и приборостроении при создании устройства дл  измерени  амплитуды синусоидального напр жени  инфранизкой частоты.

Известен способ измерени  амплитуды синусоидального напр жени , заключающийс  в измерении мгновенного значени  напр жени  в момент времени , отсто щий на 3/4 периода от начала измерени  . 1J.

Недостатком данного способа  вл етс  низка  точность измерени  амплитуды синусоидального напр жени  в случае, когда в измер емом сигнале имеетс  посто нна  составл юща . Это обусловлено тем, что при наличии

посто нной составл ющей длительность положительного полупериода, фиксируемого по моментам перехода через нуль измер емого напр жени , оказываетс  не равной длительности отрицательного полупериода. В этом случае момент измерени  оказьшаетс  смещенным относительно максимального значени  измер емого сигнала, что и определ ет по вление погрешности

при измерении. Наиболее близким к предлагаемому по. технической сущности  вл етс  способ измерени  амплитуды синусоидального напр жени  инфранизкой частоты , основанньш на зар де накопительной емкости измер емым напр жением , вьщелении временного интервала соответствующего полупериоду измер емого напр жени , преобразовании его линейно нарастающего напр жени  и запоминании его максимальной амплитуды , делении запомненного напр жени  на два, сравнении полученного в результате делени  сигнала с линейно нарастающим напр жением и запоминании в момент равенства указанных напр Лсений амплитуды измер емого напр жени  2. Недостатком этого способа  вл етс низка  точность измерени  .амплитуды синусоидального напр жени , если в измер емом сигнале содержитс  посто нна  составл юща . Указанный недостаток обусловлен тем, что при наличии посто нной составл ющей амплитуда положительного полупериода, фикси руемого в момент максимального значени  измер емого сигнала, оказывает с  не равной амплитуде отрицательного полупериода на величину этой соетавл ющей , что и определ ет по влени погрешности измерени . IЦель изобретени  - повьппение точности измерени . Поставленна  цель достигаетс  тем., что согласно способу измерени  амплитуды синусоидального напр жени  инфранизкой частоты, основанному на зар де накопительной емкости измер е мым напр жением и вьщелении временно го интервала, соответствующего положительному полупериоду измер емого напр жени , преобразовании его линей но нарастающего напр жени , запомина нии его максимальной амплитуды,умень шении запомненного напр жени  в два раза, сравнении полученного в резуль тате уменьшени  -сигнала с линейно нарастающим напр жением, запоминании амплитуды измеренного напр жени  в момент равенства отмеченных напр жений , одновременно с вьщелением временного интервала, соответствующего положительному полупериоду, выдел ют отрицательный полупериод измер емого напр жени , затем запоминают его мак симальную амплитуду уменьшают ее в два раза, полученное в результате уменьшени  напр жение суммируют с уменьшенной в два раза максимальной амплитудой положительного полупериоа .. . . . Известно устройство дл  осуществлени  известного способа измерени  амплитуды синусоидального напр жени  инфранизкой частоты, содержащее формирователь линейно нарастающего напр жени , включающий первый компаратор , первый и второй резисторы, первый, второй и третий ключи, расширитель импульсов, первый и второй конденсатор, согласующий усилитель. Устройство содержит также первую и вторую запоминающие  чейки, первый и второй формирователи импульсов управлени , четвертый и третий резисторы , второй компаратор. При этом первый вход первого компаратора соединен с общим выводом устройства и с одним из выводов,  вл ющимс  первым входом устройства, второй вход соединен с информационным входом первой запоминающей  чейки, а выход соединен с управл ющим входом первого ключа, с входом инвертора и через первый конденсатор - с входом первого расширител  импульсов и с входом первого формировател  импульсов управлени , выход которого соединен с управл ющим входом второй запоминающей  чейки, а вход через первый резистор - с общим выводом устройства, первый согласующей усипитель, первый вход которого соединен с первой обкладкой второго конденсатора, с общим выводом устройства и через после- , довательно соединенные второй, и третий ключи - с вторым входом первого согласующего усилител , с второй обкладкой второго конденсатора, котора  через последовательно соединенные второй резистор и первый ключ соединена с выводом дл  подключени  плюсового зажима источника питани , выходы расширител  импульсов и инвертора соеди«ены соответственно с управл ющими входами второго и третьего ключей, выход согласующего усилител  соединен с информационным входом второй запоминакнцей  чейки и с одним из.входов второго компаратора , другой вход которого через третий резистор соединен с выходом второй запоминающей  чейки и черьз четвертый резистор с общим вьгоодом устройства, выход второго компаратора через второй формирователь импульсов управлени  соединен с управл ющим входом первой запоминающей  чейки, выход которой соединен с выводом ,  вл ющимс  выходом устройства и предназначенным дл  подключени  измерительного пр ибора. Недостатком ,э.того устройства  вл етс  низка  точность измерени  амплитуды синусоидального напр жени  при наличии в измер емом сигнале посто нной составл ющей. : Цель изобретени  - повышение точ ности измерени . Поставленна  цель достигаетс  тем, что в устройство дл  измерени  амплитуды синусоидального напр жени  инфранизкой частоты, содержащее первый компаратор, первый вход которого соединен с общим выводом устройства с одним из выводов, вл ющимс  первым входом устройства, второй вход соеди нен с одним из выводов,  вл ющимс  вторым входом устройства, с информационным входом первой запоминающей  чейки, а выход соединен с управл ющим входом первого ключа, с входом инвертора и через первый конденсатор с входом первого расширител  импульсов и с входом первого формировател  импульсов управлени , выход которого соединен с управл ющим входом второй запоминающей  чейки, а вход через первый резистор - с общим выводом устройства, первьй согласующий усилитель , первьй вход которого соединен с первой обкладкой второго конденсатора , с общим вьшодом устройства и через последовательно соединенные второй и третий ключи - с вторым входом первого согласующего усилител , с второй обкладкой второго конденсатора, котора  через последовательно соединенные второй резистор и первьй ключ соединена с выводом дл  подключени  плюсового зажима источника питани , выходы первого расширител  импульсов и инвертора соединены соответственно с управл ющими входами второго и третьего ключей, выход первого согласующего усилител  соединен с информационным :входом второй запоминающей  чейки и с одним из входов второго компаратора , другой вход которого через третий резистор соединен с выходом второй запоминающей  чейки и через четвертьй резистор с общим выводом устройства , выход второго компаратора , через второй формирователь импульсов управлени  соединен с уп|)авл ющим входом первой запоминаюпгей  чейки , введены п тый, шестой,, седьмой, восьмой, дев тый, дес тый, одинннадцатый резисторы, второй расщиритель импульсов, треть  и четверта  запоминающие  чейки, третий компаратор, третий и четвертьй формирователи импульсов управлени , второй согласующий усилитель, сумматор, третий конденсатор, четвертый, п тый и шестой ключи, причем первый вход второго согласующего усилител  соединен с первой обкладкой треть его конденсатора, с общим выводом устройства и через последовательно соединенные .четвертьй и п тьй ключи с вторым входом второго согласующего усилител , с второй обкладкой третьего конденсатора, котора  через пос ледовательно соединенные п тьй резистор и шестой ключ соединена с выводом дл  подключени  плюсового зажима источника питани , выход первого компаратора соединен с управл ющим входом п того ключа, выход инвертора соединен с управл ющим входом шестого ключа, вход первого расширител  импульсов соединен через третий формирователь импульсов управлени  с управл ющим входом третьей запоминающей  чейки и через второй расширитель импульсов с управл ющим входом четвертого ключа, вьссод второго согласующего усилител  соединен с информационным входом третьей запоминающей  чейки и с одним из входов третьего компаратора, один из входов которого через шестой везистор соединен с выходом третьей зап6минаюп(ей  чейки и через седьмой резистор с общим выводом устройства, выход третьего компаратора через четвертьй управл ющий формирователь импульсов управлени  соединен с управл ющим входом четвертой запоминающей  чейки, информационньй вход которой соединен с информационным входом первой запоминающей чейки, сумматор, первьй вход котоого через восьмой резистор соединен выходом первой запоминающей  чейки через дев тый резистор с общим ыводом устройства, второй вход умматора через дес тьй резистор оединен с выходом четвертой запомиающей  чейки и через одиннадцатьй езистор с обтдим вьгоодом устройства.

выход сумматора соединен с выводом,  вл ющимс  выходом устройства.и предназначенным дл  подключени  измерительного прибора.

На фиг. 1 представлена структурна  схема устройства, реализующего предлагаемый способ; на фиг. 2 - эпюры напр жени  в различных точках схемы; на фиг. 3 - экспериментальные кривые изменени  абсолютной погрешности устройства-прототипа и предлагаемого устройства.

Устройство содержит первый формирователь 1 линейно нарастающего напр жени , включающий первый компаратор 2, инвертор 3, первый 4, второй 5 .и третий 6 ключи, а также дифференцирующую цепь, содержащую конденсатор 7 и первый резистор 8, расширитель 9 импульсов, второй резистор 10, второй конденсатор 11 и первый согласующий усилитель 12.

Устройство содержит также первый 13, второй 14, третий 15 и четвертый 16 формирователи импульсов управлени , второй 17 и третий 18 компараторы, сумматор 19, первую 20, вторую. 21, третью 22 и четвертую 23 запоминающие  чейки, третий 24, четвертый 25, п тый 26,шестой 27,седьмой 28,восьмой 29,дев тый 30,дес тый 31,одиннадцатый 32 резисторы, четвертый 33, п тый 34 и шестой 35 ключи, расширитель 36 импульсов, третий конденсатор 37, второй согласующий усилитель 38. Первый вход первого компаратора 2 соединен с общим выводом устройства и с одни из выводов,  вл ющимс  первым входом устройства, второй вход соединён jC информационным входом первой запоминающей  чейки 20 и с одним из вывсэдов,  вл ющимс  вторым входом устройства, а выход соединен с управл ющим входом первого ключа 4, а также с входом инвертора 3 и через первый конденсатор 7 - с входом первого расширител  9 импульсов и с входом первого формировател  13 импульсов управлени . Выход формировател  13 соединен с управл ющим входом второй запоминающей  чейки 21, а вход через первый резистор 8 - с общим выводом уст1)ойства. Первый вход первого согласующего усилител  12 соединен с первой обкладкой второго конденсатора 11, с общим выводом устройства и через последовательно i соединенные второй 5 и трети7Ч 6 ключи - с вторым входом,первого согласующего усилител  12, а также с второй обкладкой второго конденсатора 11, котора  через последовательно соединенные второй резистор 10 и первый ключ 4 соединена с вьшодом дл  под-ключени  плюсового зажима источника питани . Выходы первого расширител  9 импульсов и инвертора 3 соединены соответственно с управл ющими входами второго 5 и третьего 6 ключей. Выход первого согласующего усилител  12 соединен с информационным входом второй запоминающей  чейки 21 и с одним из входов второго компаратора 17, другой вход которого через третий резистор 24 соединен с выходом

второй запоминающей  чейки 21 и через четвертый резистор 25 с общим выводом устройства. Выход второго компаратора 17 через второй формирователь 14 гг

I импульсов управлени  соединен с управл кнцим входом первой запоминающей

I  чейки 20. Первый вход второго согласующего усилител  38 соединен с первой обкладкой третьего конденсатора 37, с общим выводом устройства и через последовательно соединенные .четвертый 33 и п тый 34 ключи - с : вторым входом второго согласующего усилител  38, а также с второй обкладкой третьего конденсатора 37, котора  через последовательно соединенные п тый резистор 26 и шестой ключ 35 соединена с выводом дл  подключени  плюсового зажима источника питани . Быход первого компаратора 2 соединен с управл ющим входом п того ключа 34. Выход инвертора 3 соединен с управл кицим входом шестого ключа 35. Вход первого расширител  9 импульсов соединен через третий формирователь 15 имдульсов управлени  с управл кицим входом третьей запоминакщей  чейки 22 и через второй расширитель 36 импульсов с управл ющим входом четвертого ключа 33; Выход второго согласующего усилител  38 соединен с информационным входом третьей запоминающей  чейки 22 и с одним из входов fpeTbero компаратора 18, один из входов которого через шестой резистор 27 соединен с выходом третьей запоминающей  чейки 22 и через седьмой резистор 28 с , общим выводом устройства. Выход третьего компаратора 18 через четвертый формироватапь 16 импульсов управлеии  соединен с управл ющим входим четвертой запоминающей  чейки 23, информационный вход которой соединен с информационным входом первой запоминающей  чейки. Первый вход . сумматора 19 через восьмой резистор 29 соединен с выходом первой запоминающей  чейки 20 и через дев тьй резистор 30 с общим вьгоодом устройства . Второй вход сумматора 19 через дес тьй резистор 31 соединен с выходом четвертой запоминающей  чейки 23 и через одиннадцатый резистор 32 с общим выводом устройства. Выход сумматора 19 соединен с выводом,  вл ющимс  выходом устройства и предназначенным дл  подключени  измерительного прибора. При этом второй расширитель 36 импульсов, третий конденсатор 37, второй согласующий усилитель 38, п тьй резистор 26, четвертый 33, п тый 34 и шестой 35 ключи образуют второй формирователь 39 линейно нарастающего напр жени .

Устройство работает следующим образом.

При включении к входным выводам синусоидального напр жени  инфранизкой частоты (фиг. 2.1) на выходе компаратора 2 формируютс  пр моугольные импульсы (фиг. 2.2). Положительным импульсом с выхода компаратора 2 замыкаетс  ключ Д, а ключ 6 запираетс  импульсом с вькода инвертора 3. 35 Вследствие этого на участке А-Б (фиг. 2.2) конденсатор 11 линейно зар жаетс  через резистор 10 (фиг. 2.5). На резисторе.8 вьщел ютс  дифференциальные импульсы фиг. 2.31,40 соответствующие моментам перехода . входным сигналом через нулевое значение . На каждьй отрицательньй импульс расширителем 9 формируетс  управл ющий импульс длительностью t 45 (фиг. 2.4), под действием которого кшюч 5 размыкаетс , предотвраща  разр д конденсатора 11. После окончани  управл ющего импульса конденсатор 11 быстро разр жаетс  через замкну- 50 тые ключи 5 и 6. В результате этого на выходе усилител  12 формируетс  линейно нарастающее напр жение (фиг. 2.5), амплитуда которого Umox пропорциональна длительности поло- 55 жительного полупериода входного сигнала . Формирователем 13 на каждый отрицательньй импульс с выхода дифференцирующей цепи формируетс  импульс записи (фиг. 2.6), которым на врем  задержки t за р 1каетс  входной ключ запоминающей  чейки 21. Параметры формировател  13 выбраны так, чтобы выполн лось условие Т . В этом случае в  чейке 21 записываетс  напр жение Uitnu равное мак$симальному значению линейно нарастающего напр жени . Напр жение Umax , деленное резисторами 24 и 25 пополам, поступает на первый вход компаратора 17, на второй вход которого поступает линейно нарастающее напр жение с выхода усилител  12. В момент равенства напр жений на входах компаратора 17 на его выходе возникают перепады напр жени . По положительным перепадам напр жений в моменты времени t3,te (точки Л, Е на фиг. 2.5) формирователем 14 формируютс  управл ющие импульсы длительностью Ту (фиг. 2.7), временное положение которых соответствует моментам про-, хождени  входным сигналом через максимум амплитуды напр жени  UA положительного полупериода. На врем  t ij замыкаетс  входной ключ запоминающей  чейки 20. В результате этого на выходе  чейки 20, начина  с момента времени 73 (фиг. 2.5), устанавливаетс  посто нное напр жение (фиг. 2.8), равное амплитуде положительной полуволны входного сигнала

,

где УЙ - истинное значение амплитуды синусоидального напр жени  инфранизкой частоты; UQ - величина посто нной составл ющей напр жени .

Напр жение Ud , уменьшенное на резисторах 29 и 30 пополам, поступает на неинвертирующий вход сумматора 19. Отрицательным импульсом с вькода компаратора 2 запираетс  ключ 34, а ключ 35 замыкаетс  импульсом с выхода |1нвертора 3. На участке Б-В (фиг. 2.2) конденсатор 37 линейно зар жаетс  через резистор 26. (фиг. 2.10). На каждьй положительный мпульс с выхода дифференцирующейцепи (фиг. 2.3) расширителем 36 имульсов формируетс  управл ющий импульс длительностью Т (фиг. 2.9), под действием которого ключ 33 разыкаетс , предотвраща  разр д кондр сатора 37. После окончани  управл ющего импульса конденсатор 37 быстро разр жаетс  через замкнутые ключи 33 и 34. В результате на выходе усилител  38 формируетс  линейно нарастающее напр жение (фиг. 2.10), амплиту да которого и ttia« пропорциональна длительности отрицательного полупериода входного сигнала. Формирователем 15 каждый положительный импульс с выхода дифференцирующей цепи формируетс  импульс записи (фиг. 2.11), которым на врем  L 5 замыкаетс  входной ключ запоминающей  чейки 22. Параметры формировател  15 выбраны так, чтобы вьтолн лось условие .в этом случае в  чейке 22 записываетс  напр жение Umax равное максимальному значению линейно нарастающего напр жени . Напр жение U тлх, деленное на резисторах 27 и 28 пополам, поступает на первый вход компаратора 18, на второй вход которого поступает линейно нарастающее напр жение с выхода усилител  38. В моменты равенства напр жений на входах компара тора 18 на его выходе возникают пере пады напр жений.. По положительным перепадам напр жений в моменты времени tu , tie (точки И, К, на фиг.а.ю формирователем 16 формируютс  управл ющие импульсы длительностью tvj (фиг. 2.12), временное положение которых соответствует моментам прохождени  входным сигналом через максимум амплитуды напр жени  U отрицательного полупериода. На врем  Li замыкаетс  входной ключ запоминающей  чейки 23. В результате на выходе  чейки 23, начина  с момента времени ty (точка И на фиг. 2.10), устанавливаетс  посто нное напр жени ( фиг. 2.13), равное амплитуде напр жени  отрицательной полуволны входного сигнала UQ-UCI-UOЭто напр жение, деленное резисторами 31 и 32 пополам, поступает на втсТрой вход (инвертирующий) сумматора 19. На выходе сумматора устанавливаетс  напр жение, равное Uk / UA 1- { Uft-Uo . I г. / - Uu Jbro-bUa-iTn ,1, т.е. истинной амплитуде синусоидального напр жени  инфранизкой частоты (фиг. 2.13). Это напр жение на выходе устройства может быть измерено любым вольтметром посто нного тока. На фиг, 3 приведены экспериментальные кривые изменени  абсолютной погрешности прототипа (крива  Л ) и предлагаемого изобретени  (крива  5 ) в зависимости от величины посто нной составл ющей в измер емом сигнале. Из анализа графиков следу-, ет, что погрешность прототипа растет пропорционально величине посто нной составл ющей, а то врем  как погрешность предлагаемого изобретени  практически не зависит от величины посто нной составл ющей и приблизительно равна нулю. Данное устройство, реализующее предлагаемый способ, позвол ет измер ть амплитуду синусоидального напр жени  инфранизкой частоты с более высокой точностью, чем устройство-прототип .

Фиг.г

Claims (2)

1. СПОСОБ ИЗМЕРЕНИЯ АМПЛИТУДЫ СИНУСОИДАЛЬНОГО НАПРЯЖЕНИЯ ИНФРАНИЗКОЙ ЧАСТОТЫ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ.

   (57) 1. Способ измерения амплитуды синусоидального напряжения инфранизкой частоты, основанный на заряде накопительной емкости измеряемым напряжением и выделении временного интервала, соответствующего положительному полупериоду измеряемого напряжения, преобразовании его линейно нарастающего напряжения, запоминании его максимальной амплитуды, уменьшении запомненного напряжения в два раза, сравнении полученного в результате уменьшения сигнала с линейно нарастающим напряжением, запоминании амплитуды измеренного напряжения в момент равенства отмеченных напряжений, отличающийс я тем, что, с целью повышения точности измерения, одновременно с выделением временного интервала, соответствующего положительному полупериоду, выделяют отрицательный полупериод измеряемого напряжения, затем запоминают его максимальную амплитуду, уменьшают ее в два раза, полученное в результате уменьшения напряжение суммируют с уменьшенной в два раза максимальной амплитудой положительного полупериода.
2. 2. Устройство для измерения амплитуды синусоидального напряжения инфранизкой частоты, содержадее первый компаратор, первый вход которого соединен с общим выводом устройства и с одним из выводов, являющимся первым входом устройства, второй вход соединен с одним из выводов, являющимся вторым входом устройства, и с информационным входом первой запоминающей ячейки, а выход соединен с управляющим входом первого ключа, с входом инвертора и через первый конденсатор -с входом первого расширителя импульсов и с входом первого формирователя импульсов управле-г· ния,выход которого соединен с управ ляющим входом второй запоминающей ci ячейки, а вход через первый резистор-, с общим выводом устройства, первый согласующий усилитель, первый вход которого соединен с первой обкладкой i второго конденсатора, с общим выводом устройства и через последовательно соединенные второй и третий ключи - с вторым входом первого согласующего усилителя, с второй обкладкой второго конденсатора, которая .через последовательно соединенные второй резистор и первый ключ соединена с выводом для подключения плюсового зажима источника питания, выходы первого расширителя импульсов и инвертора соединены соответственно с управляющими входами второго и третьего ключей, выход первого согласующего усилителя соединен с информационным входом второй запоминающей ячейки и с одним из входов второго компаратора, другой вход которого через третий резистор соединен с выходом второй запоминающей ячейки и через четвертый резистор с общим выводом устройства, выход второго компаратора через второй формирователь импульсов управления соединен с управляющим входом первой запоминающей ячейки, отличаю щеес я . тем, что, с целью повышения точности измерения, в него введены пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый резисторы, второй расширитель импульсов, третья и четвертая запоминающие ячейки, третий компаратор, третий и четвертый формирователи импульсов управления, второй согласующий усилитель, сумматор, третий конденсатор, четвертый, пятый и шестой ключи, причем первый вход второго согласующего усилителя соединен с первой обкладкой третьего конденсатора, с общим выводом устройства и через последовательно соединенные четвертый и пятый ключи - с вторым входом второго согласующего усилителя, с второй обкладкой третьего конденсатора, которая через последовательно соединенные пятый резистор и шестой ключ соединена с выводом для подключения плюсового зажима источника питания, выход первого компаратора соединен с управляющим входом пятого ключа, выход инвертора соединен с управляющим входом шестого кчюча, вход первого расширителя импульсов соединен через третий формирователь импульсов управления с управляющим входом третьей запоминающей ячейки и через второй расширитель импульсов с управляющим входом четвертого ключа, выход второго согласующего усилителя соединен с информационным входом третьей запоминающей ячейки и с одним из входов третьего компаратора, одни из входов которого через шестой резистор соединен с выходом третьей запоминающей ячейки и через седьмой резистор с общим выводом устройства, выход третьего компаратора через четвертый формирователь импульсов управления соединен с управляющим входом четвертой запоминающей ячейки, информационный вход которой соединен с информационным входом первой запоминающей ячейки, сумматор, первый вход которого через восьмой резистор соединен с выходом первой запоминающей ячейки и через девятый резистор с общим выводом устройства, Βτοροίί вход сумматора через десятый резистор соединен с выходом четвертой запоминающей ячейки и через одиннадцатый резистор с общим выводом устройства, выход сумматора соединен с выводом, являющимся выходом устройства и предназначенным для подключения измерительного, прибора.