Известны диапазонные делители частоты с произвольным, устанавливаемым в дес тичной системе счислени , коэффициентом делени . Недостаток подобных делителей заключаетс в том, что отсутствует автоматический контроль работы делител частоты.Known range frequency dividers with an arbitrary divisibility factor set in the decimal number system. The disadvantage of such dividers is that there is no automatic control of the operation of the frequency divider.
В описываемом устройстве этот недостаток устрапе-п тем, что применена схема последовательного опознавани состо ний регистров делител , состо ща из триггеров с двум устойчивыми состо ни ми по Числу регистров делител . Первый из триггеров через диапазонныйпереключатель соединен с регистром старшего разр да, а следующие триггеры соединены по схеме совпадени через переключатель диапазонов с регистрами следующих разр дов и треггерами старших разр дов схемы опознавани .In the described device, this disadvantage is solved by the fact that a sequential identification circuit of the states of the divider registers is used, consisting of triggers with two stable states according to the number of divider registers. The first of the triggers is connected to the high-order register via a range switch, and the following triggers are connected in a matching circuit via a range switch to the registers of the next bits and the trigger elements of the high-priority identification circuit.
С каждого из регистров /, 2, 3 (см. блок-схему) с дес тью состо ни ми устойчивого равновеси при переходе регистра в одно из дес ти Зстойчивых состо ний через диапазонный переключатель 4 поступают импульсы на вход схемы опознавани 5. Схема опознавани 5 состоит ИЗ триггерных чеек 6 7 8 с двум устойчивыми состо ни ми равновеси , число которых равно числу регистров делител .From each of the registers I, 2, 3 (see the block diagram) with ten stable equilibrium states, when the register goes to one of the ten stable states, pulses are fed through the range switch 4 to the input of the identification circuit 5. Identification circuit 5 consists of 6 7 8 trigger cells with two stable equilibrium states, the number of which is equal to the number of divider registers.
При поступлении на вход схемы опознаванп 5 первого сигнала с регистра старшего разр да и последовательном поступлении сигпалов с регистров следуюш,их разр дов на остальные входы схемы опознавани на выходе этой схемы по вл етс импульс, который через схему восстановлени 9 возвращает делитель в исходное состо ние. При любом другом пор дке поступлени сигналов с регистров делител сигнал на входе с.хемы опознавани не по вл етс , так как триггерные чейки соединены по схеме совпадени .When the identification of the first signal from the high-order register to the input of the circuit and the successive arrival of the sigpal from the registers is next, their bits to the remaining inputs of the identification circuit at the output of this circuit appear a pulse, which through the restoration circuit 9 returns the divider to its initial state . In any other order of the arrival of signals from the dividers registers, the signal at the input of the identification circuit does not appear, since the trigger cells are connected according to the coincidence circuit.
Диапазонный делитель частоты с произвольным, устанавливаемым в дес тичной системе счислени , коэффициентом делени , отличающийс тем, что, с целью обеспечени автоматического контрол работы делител частоты, в нем нрименена схема носледовательного опознавани состо ний регистров делител , состо ща из триггеров с двум устойчивыми состо ни ми по числу регистров делител , первый из триггеров через диапазонный переключатель соединен с регистром старшего разр да, а следующие триггеры соединены по схеме совпадени через переключатель диапазонов с регистрами следующих разр 4 ,0В и триггерами старших разр дов схемы опознавани .The band frequency divider with an arbitrary set in the decimal number system, the division factor, characterized in that, in order to ensure the automatic control of the frequency divider, it has a successive identification circuit of the state of the divider registers, consisting of triggers with two stable states by the number of divider registers, the first of the triggers is connected to the high-order register via a range switch, and the following triggers are connected in a matching circuit via a switch l ranges with registers of the following bit 4, 0B and triggers of the higher bits of the identification circuit.