SU1336249A1 - Устройство дл формировани многопозиционно-кодированных последовательностей - Google Patents
Устройство дл формировани многопозиционно-кодированных последовательностей Download PDFInfo
- Publication number
- SU1336249A1 SU1336249A1 SU864063696A SU4063696A SU1336249A1 SU 1336249 A1 SU1336249 A1 SU 1336249A1 SU 864063696 A SU864063696 A SU 864063696A SU 4063696 A SU4063696 A SU 4063696A SU 1336249 A1 SU1336249 A1 SU 1336249A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- modulo
- inputs
- block
- outputs
- output
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к радиотехнике , электросв зи и может примен тьс в системах передачи информации , где требуетс использование сигналов с высокими коррел ционными свойствами. Изобретение позвол ет повысить помехоустойчивость устройства за счет формировани последовательностей с увеличенной позиционностью кодировани . Устройство формирует многопозиционные кодированные последовательности, имеющие автокоррел ционные свойства, аналогичные свойствам системы последовательностей Велти, при улучшенном качестве взаимно коррел ционных свойств. Устройство содержит генератор 1 тактовых импульсов, триггер 2, злемент ИЛИ-НЕ 3, блок 4 счетчиков 5, блок 6 регистров 7, сумматоры 8, умножители 9, элемент ИЛИ 10 и модул тор 11 3 ил. . (Л Од оо 05 ГС 4 СО
Description
Изобретение относитс к радиотехнике , электросв зи и может приме({ ть- с в системах передачи информации, синхронизации и других, где требуетс использование сигналов с высокими коррел ционными свойствами.
Целью изобретени вл етс повышение помехоустойчивости устройства за счет формировани последовательностей с улучшенными взаимокоррел ционными свойствами путем увеличени позиционности кодировани m(m7 2).
На фиг.1 представлена функциональна схема устройства; на фиг.2 - функциональна схема .умножител по модулю 4; на фиг.З - функциональна схема модул тора.
Устройство содержит (фиг.1) генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ 3, блок 4 счетчиков , выполненньй на счетчиках 5, блок
6регистров, вьшолненный на регистрах
7сдвига, сумматоры 8 по модулю т, умножители 9 по модулю га, элемент ИЛИ 10 и модул тор 11.
Умножитель по модулю 4 вьтолнен (фиг.2) на элементах 12-13 И и сумматоре 14 по модулю два.
Модул тор выполнен (фиг.З) на цифроаналоговых преобразовател х 15 и 16 и частотно-манипулированном (фазоманипулированном) генераторе 17
Введем обобщенную систему кодировани по Велти на т-позиционный случай кодировани
D ,(k) H(k)c(k), (1)
где , N-1),N m ,n- пор док ко-
дировани ; i - номер D-noc- ледователь- ности;
: D2 (k) - i- после-
довательност D-кода п-го пор дка на „ k-M такте; m - знак поэле- ментного сложени последовательностей по модулю т; H (k) - i- последовательност Виленкина- Кристенсона
п-го пор дка на k-M такте.
H ;(k) X . Ф A(k), (2)
J--1 J
где х е ГО,т-1 - L-Й разр д в т-ич- ном п-разр дном инверсном представ- ении номера формируемой последовательности Н i;
® - знак поэлементного умножени кода на число по модулю т;
C(k) - производ ща последователь- ность п-го пор дка на k-oM такте
C(k) llmA . (k)® A (k), (3)
jn
где m - знак поэлементного сложени
последовательностей по мо- дулю га; A.(k)- последовательность длины
N т на k-TOM такте, дл которой, справедливо выражение
k A ;(k)m°+Aj(k)m +...+A(l.)ni ;
Г Aj(k)ra - . --
(4)
Дл D-последовательностей определим пон тие пары 1-го пор дка
D J(k) ,D(k) ,)®l®A;;(k) (5) и пон тие негатива р-го пор дка
D(k) D(k) D(k)91®A;(k), (6)
где, 1 petO,m-1 .
Каждой m-ичной D-последовательнос- ти соответствует т -ична Е-последо- ватепьность вида
0/1 , если D (k) 0 |
/г /, N t |k 0modm; dm , если D;(k) m - 1j (7)
d , если D; (k) 0 I. . , ... lk m-1modm.
0/ ;, если D;(k) m - lj
Устройство работает следующим образом .
В исходном состо нии триггер 2 находитс в нулевом состо нии, на выходе элемента ИЛИ-НЕ 3 формируетс единичный сигнал, устанавливающий
счетчик 5 и регистры 7 в нулевое состо ние и запрещающий работу счетчикам 5, регистрам 7 и модул тору 11.
На выходах сумматоров 8 и умножителей 9 формируютс нулевые сигналы.
При поступлении на вход установки в единицу триггера 2 запускающего импульса длительность
r,,,
N
m
где f - тактова частота генератора 1; fj, - врем задержки срабатывани
триггера 2,
он стробируетс тактовыми импульсами генератора 1 и с приходом переднего фронта тактового импульса переходит в единичцре состо ние. На выходе элемента ИЛИ-НЕ 3 происходит смена состо ний с единичного на нулевое, что обеспечивает запись в регистры 7 их входных сигналов в момент стробирова- ни запускающего импульса и включение 25 9 соединена с выходами j-ro счетчи- модул тора 11.ка 5.. Другой входной т-позиционной
Q матора 8, , как следует из (1), вл етс результатом логического умножени двух кодовых последовательностей по модулю т, вьшолн емого умножител ми по модулю m 9. Пример практичес
15 кой реализации умножител по модулю приведен на фиг.2.
Одной из входных многопозиционных последовательностей j-ro умножител (J 1,2,...п) вл етс многопозици онна последовательность, котора формируетс на выходах j-ro счетчика 5, код последней находитс в счет ном состо нии. Поэтому перва групп т-позиционных входов j-ro умножител
20
Так как нулевой потенциал на входе счетчиков 5 вл етс разрешающим счет то с приходом очередного тактового импульса от генератора 1 состо ни счетчиков 5 начнут мен тьс с частотой следовани тактовых импульсов. Через тактов на первом выходе последнего счетчика 5 по витс единичный потенциал, которьй, пройд элемент ИЛИ 10, вернет в исходное (нулевое) состо ние триггер 2. При этом нулевое состо ние на выходе элемента ИЛИ-НЕ 3 не изменитс , так как на его другом входе элемента ИЛИ-НЕ 3 будет поддерживатьс единичный сигнал за счет наличи на выходе элемента ИЛИ-НЕ 10 единичного сигнала .
По истечении т тактов на выходах счетчиков 5 установ тс нулевые сигналы , что соответствует возврату устройства в исходное состо ние.
Число разр дов каждого счетчика 5 определ етс в соответствии с выражением D log,,m С,
где - наибольшее целое log,т.
Разр ды каждого из счетчиков 5 соедин ютс в соответствии с выбранной позиционностью кодировани так, чтобы образовать делитель на т.
Чтобы пон ть как функционирует пг тапъна часть схемы обратимс к
9 соединена с выходами j-ro счетчи- ка 5.. Другой входной т-позиционной
равенствам (1-4). Действие2 м дл слагаемых, каждое из которых вл етс некоторой последовательностью из m элементов, выполн етс сумматорами по модулю m 8 , на выходе которого формируетс многопозиционна последовательность D-кода. Каждое многопозиционное слагаемое на входах сумматора 8, , как следует из (1), вл етс результатом логического умножени двух кодовых последовательностей по модулю т, вьшолн емого умножител ми по модулю m 9. Пример практической реализации умножител по модулю 4 приведен на фиг.2.
Одной из входных многопозиционных последовательностей j-ro умножител 9 (J 1,2,...п) вл етс многопозиционна последовательность, котора формируетс на выходах j-ro счетчика 5, код последней находитс в счетном состо нии. Поэтому перва группа т-позиционных входов j-ro умножител
последовательностью (3), поступающей на вторую группу га-позиционных входов j.-ro умножител 9, вл етс га-позиционна последовательность, формируема (д+1)-м счетчиком 5 и предварительно просуммированна по модулю m с J-M разр дом т-ичного инверсного т-разр дного представлени номера,
формируемой последовательности X -. Следовательно, на вторых входах j-ro умножител 9 необходимо включение сумматора 8 по модулю т, на одни входы которого поступает т-позиционна последовательность с выходов
(j+1)-ro счетчика 5, а на другие входы - значени т-позиционных состо ний , j-ro регистра 7. Состо ни регистров 7 в динамическом режиме ра
боты счетчиков 5 остаютс неизмен-
I ными даже если на их входах в это.
врем состо ни мен ютс . Смена состо ний регистров 7 возможна лишь при запуске устройства.
Итак, в момент запуска устройства на выходе сумматора 8 будет сформирована D-последовательность требуемого номера.
Когда на первые информационные входы модул тора 11с выходов сумматора 8 поступает D-последовательность , на управл ющем входе модул тора 1 1 с выхода элемента ИЛИ-НЕ 3.подаетс нулевой сигнал, обеспечиваю-
щий включение модул тора 11. Одновременно на другие информационные входы модул тора 11 поступает т-пози1р1он- на последовательность с выходов блока 4. Так как т-позиционна последовательность на выходе счетчика 5 блока 4 имеет вид А 0,1, ... ,in-1, 0,1,...,m-1, то k-му (,1,2,..., m-1) элементу, поступающему на вход модул тора 11, соответствует двоично представление значени k по модулю т Логика работы модул тора 11 задаетс выражением (7). Пример практической реализации модул тора приведен на фиг.З.
Генератор 17 находитс в режиме двойного управлени , обеспечива частотный (фазовый) сдвиг несущего колебани в соответстии с номером и значением элементов формируемых последовательностей согласно (7).
Устройство позвол ет формировать последовательности любой позиционности и пор дка кодировани в системе объема А 7/2; п 1,2,..., имеющие автокоррел ционные свойства, аналогичные системе последовательностей Велти при улучшенном качестве взаимно коррел ционных свойств и одновременном повышении помехоустойчивости передачи.
Так, переход на четырехпозиционную систему кодировани позвол ет полу- чить вьшгрьпп в помехоустойчивости в flog, vlog.4 1,42 раза при обеспечении возможности одновременного функционировани без взаимных помех до 16 адресов (корреспондентов).
Claims (1)
- Формула изобретениУстройство дл формировани много- позиционно-кодированных последовательностей , содержащее генератор тактовых g импульсов, выход которого соединен с тактовыми входами триггера и блока счетчиков, вход установки в 1 триггера вл етс управл ющим входом уст055050gройства, выход триггера соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом установки в О блока счетчиков и управл ющими входами блока регистров и модул тора , информационные входы блока регистров и выход модул тора вл ютс соответственно информационными входами и выходом устройства, отличающеес тем, что, с целью повышени помехоустойчивости устройства , в него введены сумматоры по модулю m и умножители по модулю т, где m - целое число, характеризующее основные системы счислени , выходы ум- ножителе:й по модулю m соединены с соответствующими входами первого сумматора по модулю т, выходы которого соединены с соответствующими первыми информационными входами модул тора, выходы первого регистра блока регистров соединены с соответствующими первыми входами первого умножител по модулю т, выходы каждого регистра блока регистров, кроме первого, соединены с соответствующими первыми входами одноименных сумматоров по модулю га, выходы которых соединены с соответствующими первыми входами одноименных умножителей по модулю т, выходы первого счетчика блока счетчиков соединены с соответствующими вторыми входами первого умножител по модулю т, второго сумматора по модулю m и вторыми информационными входами модул тора, выходы каждого счетчика блока счетчиков, кроме первого и последнего, соединены с соответствующими вторыми входами одноименного умножител -по модулю m и последующего сумматора по модулю т, выходы последнего счетчика блока счетчиков соединены с соответствующими вторыми входами последнего умножител по модулю m и входами элемента ИЛИ, выход элемента ИЛИ соединен с входом установки в О триггера и вторым входом элемента ИПИ-НЕ.f7Редактор С.ПатрушеваСоставитель М.НикуленковТехред И.Попович Корректор С .ШекУ1арЗаказ 4055/56Тираж 901ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4j ;-4CL
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864063696A SU1336249A1 (ru) | 1986-04-29 | 1986-04-29 | Устройство дл формировани многопозиционно-кодированных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864063696A SU1336249A1 (ru) | 1986-04-29 | 1986-04-29 | Устройство дл формировани многопозиционно-кодированных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1336249A1 true SU1336249A1 (ru) | 1987-09-07 |
Family
ID=21236285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864063696A SU1336249A1 (ru) | 1986-04-29 | 1986-04-29 | Устройство дл формировани многопозиционно-кодированных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1336249A1 (ru) |
-
1986
- 1986-04-29 SU SU864063696A patent/SU1336249A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 430517, кл. Н 04 L 3/00, 1972. Авторское свидетельство СССР № 1177910, кл. Н 03 М 5/00, Н 04 L 3/02, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1336249A1 (ru) | Устройство дл формировани многопозиционно-кодированных последовательностей | |
RU2163027C2 (ru) | Генератор псевдослучайной последовательности (варианты) | |
RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
SU1401475A1 (ru) | Устройство дл формировани нелинейных рекуррентных последовательностей дискретных сигналов | |
SU1392620A1 (ru) | Устройство дл формировани М-ично кодированных последовательностей импульсов | |
SU1256159A1 (ru) | Генератор псевдослучайных чисел | |
RU2677358C1 (ru) | Модулятор дискретного сигнала по временному положению | |
SU1383381A2 (ru) | Устройство дл перебора перестановок | |
SU734870A1 (ru) | Устройство дл формировани импульсных кодов псевдослучайных последовательностей | |
RU2024053C1 (ru) | Устройство для формирования словарей нелинейных рекуррентных последовательностей | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU1697071A1 (ru) | Генератор ортогонально противоположных сигналов | |
SU1714795A1 (ru) | Устройство задержки сигналов | |
SU1624699A1 (ru) | Преобразователь кода системы остаточных классов в позиционный код | |
SU653743A1 (ru) | Устройство декодировани | |
SU1160563A1 (ru) | Устройство для счета импульсов | |
SU450161A1 (ru) | Устройство дл формировани сигналов четверичного кода | |
SU554630A1 (ru) | Цифровое устройство слежени за задержкой псевдослучайных последовательностей | |
SU1177910A1 (ru) | Устройство для формирования четверично-кодированных последовательностей | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU957424A1 (ru) | Генератор импульсов | |
SU1388994A1 (ru) | Устройство дл формировани четвертично-кодированных последовательностей | |
SU1695282A1 (ru) | Генератор систем дискретных базисных функций Аристова | |
SU1223350A1 (ru) | Генератор псевдослучайных чисел |