SU1336100A1 - Модуль дл занесени информации в программируемое посто нное запоминающее устройство - Google Patents

Модуль дл занесени информации в программируемое посто нное запоминающее устройство Download PDF

Info

Publication number
SU1336100A1
SU1336100A1 SU864006152A SU4006152A SU1336100A1 SU 1336100 A1 SU1336100 A1 SU 1336100A1 SU 864006152 A SU864006152 A SU 864006152A SU 4006152 A SU4006152 A SU 4006152A SU 1336100 A1 SU1336100 A1 SU 1336100A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
information
elements
Prior art date
Application number
SU864006152A
Other languages
English (en)
Inventor
Анатолий Иванович Денискин
Original Assignee
Специальное Конструкторское Бюро "Комплекс"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро "Комплекс" filed Critical Специальное Конструкторское Бюро "Комплекс"
Priority to SU864006152A priority Critical patent/SU1336100A1/ru
Application granted granted Critical
Publication of SU1336100A1 publication Critical patent/SU1336100A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. Цель изобретени  - повышение быстродействи  устройства. Цель достигаетс  за счет того, что дополнительное введение блока коммутации , блока элементов И обеспечивает программирование ППЗУ как по одному, так и по нескольким разр дам в одном слове одновременно, а соединение их с блоком св зи с ЭВМ посредством шины прерывани  позвол ет анализировать значение разр да не после каждого прожигающего импульса, а только после поступлени  на шину прерывани  сигнала о наличии прожигани , что повышает быстродействие устройства. I 3. п. ф-лы, 3 ил. со СА:) О5

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  записи и считывани  информации в цифровых запоминающих устройствах .
Цель изобретени  - повышение быстродействи  модул .
На фиг. 1 изображена блок-схема модул  дл  занесени  информации в программируемые посто нные запоминающие уст- |)ойства; на фиг. 2 - блок элементов И моду.-| ; на фиг. 3 - временна  диаграмма модул .
.loдyль содержит источник I питани , формирователь 2 импульсов, тину 3 управлени , блок 4 св зи с ЭВМ, блок 5 коммутации , адаптер 6, ключевой транзистор 7, блок 8 элементов И, щину 9 прерывани , 1пину 10 записи, регистр 11 записи, шину 12 адреса регистр 13 адреса шину 14 чтени .
Модуль работает следующим образом.
Установив в адаптер 6 подлежащую программированию микросхему ППЗУ, включают выходное напр жение и ток источника 1 питани . Положение переключателей блока 5 коммутации yctaнaвливaeт- с  в соответствии с типом ППЗУ и вплоть до смены типа ППЗУ больше никаких регулировок и переключений не делают.
Через блок 4 св зи с ЭВМ по шинам адреса 12, записи 10, управлени  3 занос т коды соответственно в регистр 13 адреса - адрес программируемой  чейки ППЗУ, в регистр 11 записи - код, записываемый в программируемую  чейку ППЗУ, в формирователь 2 импульсов - код, формирующий импульсы программирующих напр жений.
Импульсы программирующих напр жений через блок 5 коммутации поступают с первого выхода блока 5 коммутации на первый вход-выход а блока 8, а с второго выхода - на вход адаптера 6. С выхода регистра 11 записи на вход блока 8 подают код, записываемый в  чейку ППЗУ. Разр д кода с низким уровнем разрещает прохождению импульса программирующего напр жени  с первого входа-выхода а блока 8 на второй вход- выход в блока 8 и далее на соответствующий вход-выход адаптера 6. Происходит (или не происходит) запись в соответствующий разр д выбранной  чейки ППЗУ.
Далее в формирователь 2 импульсов заноситс  код, формирующий импульсы контролирующих напр жений. Эти импульсы с второго выхода блока 5 коммутации поступают на входы адаптера 6. Код с входа- выхода адаптера 6 поступает на второй вход-выход в блока 8, на входе которого сохран етс  коде выхода регистра 11 записи.
При совпадении сигналов на входе и втором входе-выходе в блока 8 на его первом входе-выходе а формируетс  сигнал прерывани , который через шину 9 прерывани  поступает в блок 4 св зи с ЭВМ и перед следующим циклом программировани  в регистр 13 адреса и (или) регистр 11 записи занос тс  другие коды.
Если же совпадени  сигналов нет, то цикл программировани  повтор етс .
0 Изменени  кодов и занесение их в регистры 11 и 13 записи, адреса, формирователь 2 импульсов осуществл ютс  под управлением программы, исполн емой ЭВМ, к интерфейсу которой на правах внещнего
г устройства подключен блок 4 св зи с ЭВМ.
Контроль информации в  чейке ППЗУ осуществл етс  через шину 14 чтени  при условии предварительного занесени  в регистр 13 адреса кода адреса контролируе- 0 мой  чейки ППЗУ, в формирователь 2 импульсов - кода, формирующего импуль- сь контролирующих напр жений.

Claims (2)

  1. Формула изобретени 
    51. Модуль дл  занесени  информации
    в программируемое посто нное запоминающее устройство, содержащий блок св зи с ЭВМ, формирователь импульсов, источник питани , адаптер, регистры адреса и записи , причем первый вход формировател  импульсов подключен к выходу источника питани , выход регистра адреса соединен с адресным входом адаптера, управл ющий вход формировател  импульсов, входы регистров записи и адреса подключены соответственно к соответствующим выходам блока св зи с ЭВМ, отличающийс  тем, что, с целью повышени  быстродействи  модул , в него введены блок коммутации, блок элементов И, причем выход формировател  импульсов соединен с управл ющим вхо0 дом блока коммутации, первый информационный выход блока коммутации подключен к входу задани  режима контрол  адаптера , второй информационный выход блока коммутации подключен к первой группе информационных входов-выходов блока эле ментов И, втора  группа информационных входов-выходов блока элементов И подключена к информационному входу адаптера , вход блока элементов И подключен к выходу регистра записи.
    Q
  2. 2. Модуль по п. 1, отличающийс  тем, что блок элементов И содержит ключевых транзисторов, базы которых подключены к первому информационному входу блока, эмиттеры - к первой группе информационных входов-выходов блока, кол5 лекторы - к второй группе информационных входов-выходов блока.
    0
    5
    (риг. 1
    аг. г
    npospantiupywiuee
    (прожигающее
    напр жение
    Контролирующее
    напр жение
    Выход регистра запаси (програипару- епый разр д)
    Програппируепый. быход ППЗУ
    Второй дх./бых. схёпы И (тчк. а
    Шина преры&ани 
    Составитель А. Ершова
    Редактор А. КозоризТехред И. ВересКорректор Л. Патан
    Заказ 3809/49Тираж 589Подписное
    ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
    113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU864006152A 1986-01-08 1986-01-08 Модуль дл занесени информации в программируемое посто нное запоминающее устройство SU1336100A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864006152A SU1336100A1 (ru) 1986-01-08 1986-01-08 Модуль дл занесени информации в программируемое посто нное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864006152A SU1336100A1 (ru) 1986-01-08 1986-01-08 Модуль дл занесени информации в программируемое посто нное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1336100A1 true SU1336100A1 (ru) 1987-09-07

Family

ID=21215858

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864006152A SU1336100A1 (ru) 1986-01-08 1986-01-08 Модуль дл занесени информации в программируемое посто нное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1336100A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Новые электронные приборы и устройства. М.: Знание, 1982, с. 182. Управл ющие системы и машины. Киев; Наукова думка, 1983, № 5, с. 113. *

Similar Documents

Publication Publication Date Title
US5978246A (en) Content addressable memory device
KR930000635B1 (ko) 스태틱형 반도체메모리
US5604705A (en) Static random access memory sense amplifier
KR860009422A (ko) 기억회로
EP0259862B1 (en) Semiconductor memory with improved write function
EP0233363A2 (en) Semiconductor memory device having serially addressing scheme
JP2784550B2 (ja) 半導体記憶装置
SU1336100A1 (ru) Модуль дл занесени информации в программируемое посто нное запоминающее устройство
US4551821A (en) Data bus precharging circuits
JPS61117784A (ja) 半導体記憶装置
SU1278978A1 (ru) Посто нное запоминающее устройство с перезаписью информации
SU611251A1 (ru) Полупосто нное запоминающее устройство
SU1008791A1 (ru) Полупроводниковое запоминающее устройство
SU1285535A1 (ru) Устройство дл программировани микросхем посто нной пам ти
JP2557835B2 (ja) 半導体記憶装置の初段制御回路
SU773728A1 (ru) Матричный накопитель
SU507897A1 (ru) Запоминающее устройство
RU2047920C1 (ru) Устройство для программирования микросхем постоянной памяти
SU1310899A1 (ru) Запоминающее устройство с одновременным считыванием нескольких слов
SU1170508A1 (ru) Устройство дл записи информации в электрически программируемый накопитель
SU746719A1 (ru) Устройство дл считывани информации из блоков пам ти
SU1499407A1 (ru) Устройство управлени дл доменной пам ти
SU1376121A2 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
SU720509A1 (ru) Запоминающее устройство
SU1437922A1 (ru) Устройство дл программировани блоков посто нной пам ти