SU1312534A2 - Устройство дл контрол и диагностики логических блоков - Google Patents
Устройство дл контрол и диагностики логических блоков Download PDFInfo
- Publication number
- SU1312534A2 SU1312534A2 SU864011493A SU4011493A SU1312534A2 SU 1312534 A2 SU1312534 A2 SU 1312534A2 SU 864011493 A SU864011493 A SU 864011493A SU 4011493 A SU4011493 A SU 4011493A SU 1312534 A2 SU1312534 A2 SU 1312534A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- signal
- unit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к контрольно- измерительной технике, в частности к технике контрол логических блоков, предназначено дл применени в контрольно-диагностической аппаратуре и вл етс усовершенствованием основного а.с. № 615492. Оно позвол ет повысить достоверность контрол за счет контрол уровней, а также сократить врем контрол за счет автоматизации операции контрол . В исходное состо ние устройство устанавливаетс при подаче сигнала сброса на шину установки «О устройства. Работа устройства разрешена при поступлении на третий вход блока 1 управлени (БУ) с второго выхода блока регистрации б сигнала, свидетельствуюш,его о его исправности и готовности к работе. Если блок 6 регистрации исправен и готов к работе, то на первый вхЬд БУ 1 подаетс сигнал пуска - начинаетс работа устройства . При несовпадении выходных сигналов эталонного 3 и контролируемого 4 блоков на выходе блока сравнени возникают сигналы, временное положение которых свидетельствует о характере неисправности контролируемого логического блока. Сигналы с выходов блока 7 совпадени , первого 8 и второго 9 элементов И поступают на входы БУ 1, в котором вырабатываетс сигнал, останавливаюш,ий работу счетчика 2 на врем печати кодов входного набора (при котором обнаружена неисправность ), состо ни выходов контролируемого блока и признаков обнаруженных дефектов. После окончани печати сигнал «Зан то с первого выхода блока регистрации снимаетс , и продолжаетс работа устройства . При переполнении счетчика возникающий на его выходе переполнени сигнал поступает на восьмой вход БУ, вследствие чего запрещаетс прохождение синхроимпульсов на вхо д С счетчика. 1 з.п. ф-лы, 2 ил. ё (Л оо N3 СЛ ОО
Description
Изобретение относитс к контрольно-измерительной технике, в частности к технике контрол логических блоков в статическом и динамическом режимах, и вл етс усовершенствованием устройства, описанного в авт. св. № 615492.
Цель изобретени - повышение достоверности и быстродействи контрол .
На фиг. 1 представлена функциональна схема устройства дл одного выхода контуправлени на счетный вход счетчика 2 и через формирователь 35 и выход блока 1 управлени на вход элемента 10 задержки и с его выхода на вход элемента 11 задержки . Счетчик 2 переводитс в состо ние , определ ющее контрольный набор на информационных входах эталонного блока 3 и контролируемого логического блока 4. Выход каждого разр да счетчика 2 соединен с одноименными входами эталонного и контролируемого логического блока; на фиг. 2 -10 ролируемого блоков и блока 6 регистрации,
пример реализации блока управлени .При несовпадении выходных сигналов этаПредложенное устройство содержит блоклонного и контролируемого блоков на вы1 управлени , счетчик 2, эталонный блок 3,ходе блока 5 сравнени возникают сигналы,
контролируемый логический блок 4, блок 5временное положение которых свидетельстсравнени , блок 6 регистрации, блок 7 сов-вует о характере неисправности контролипадени , первый и второй элементы И 8 и 9, руемого логического блока 4. По вление сигпервый и второй элементы 10 и И задерж-нала на выходе блока 5 сравнени в моки , первый, второй, третий и четвертый триг-мент прохождени выходного импульса с элегеры 12-15, первый и второй компара-мента 10 задержки свидетельствует о неисторы 16 и 17, первый и второй элементыправности контролируемого блока по быстроИЛИ 18 и 19, первый и второй источни-20 Действию. Сигнал о неисправности, по вки 20 и 21 опорных напр жений, первыйл ющийс на первом входе блока 7 сови второй элементы НЕ 22 и 23, форми-падени , в этом случае разрешает запись
рователь 24 импульса, блок 25 индикации.«1 триггер 12, так как на его вход D несБлок управлени содержит генератор 26колько раньше, чем на вход С, приходит
импульсов, первый и второй триггеры 27сигнал с выхода элемента 10 задержки,
и 28, первый, второй и третий элемен-25 Задержка фронта сигнала, поступающеты и 29-31, первый, второй, третий и четвертый формирователи 32-35 импульса, элемент 36 задержки, элемент НЕ 37 и элемент ИЛИ 38.
Блок 5 сравнени может быть реализован на микросхемах 533 СП1 или 530 СП1.
В качестве блока регистрации может быть использовано малогабаритное печатаюш ее устройство МПУ 16-3, выпускаемое промышленностью дл широкого потреблени .
го на вход С триггера 12, по отношению к фронту сигнала, приход щего с элемента 10 задержки, обусловлена прохождением первого через элемент ИЛИ 18 и блок 7 совпадени .
По вление сигнала на выходе блока 5 сравнени в момент прохождени выходного импульса с элемента 11 задержки свидетельствует о неисправности контролируемого логического блока 4 по функциониСчетчик может быть реализован на микро- рованию. В этом случае сигнал неисправ- схемах 133 ИЕ 7 а формирователи - на ности, по вл ющийс на выходе блока 5 срав- микросхемах 133 А1 3.
В качестве блока 7 совпадени может быть использован элемент И.
Устройство работает следующим образом.
40
В исходном состо нии счетчик 2, триггеры 12-15 должны быть установлены в «О, что достигаетс подачей сигнала установки в «О на вход установки «О устройства.
После этого устройство подготовлено к работе при наличии сигнала готовности, поступающего с выхода блока 6 регистрации
50
на вход блока 1 управлени . При отсутствии этого сигнала триггер 27 через элемент И 29 установлен в состо ние «О, элементы И 30 и 31 заблокированы, триггер 28 установлен в состо ние «О, и импульсы с выхода блока 1 управлени не поступают на счетный вход счетчика 2.
Работа устройства начинаетс при подаче сигнала «Пуск на вход «Пуск. Этот сигнал устанавливает триггер 27 в состо ние «1, благодар чему элементы И 30 и 31 де- блокируютс . При этом синхроимпульсы от генератора 26 поступают через элемент И 31 на С-вход триггера 28. Импульсы с выхода триггера 28 поступают через выход блока 1
нени , разрешает запись «1 в триггер 13. Процесс записи сигнала «1 в триггер 13 аналогичен процессу записи сигнала «1 в триггер 12.
Выходной сигнал с выхода контролируемого логического блока 4 поступает также на первые входы компараторов 16 и 17. Пороги срабатывани компараторов определ ютс величинами напр жений, выдавае- г мых источниками 20 и 21 опорных напр жений . При контроле уровней выходных сигналов логических блоков, выполненных-на микросхемах типа ТТЛ, величины напр жений , получаемых с этих источников, должны быть соответственно |-2,4 В и +0,4 В.
Возможны следующие случаи при контроле уровней выходных сигналов контролируемого логического блока.
1. , где Uo - уровень выходного сигнала «О, Uon - величина порога срабатывани компаратора 17, соответствующа наибольщему допустимому уровню сигнала «О. В этом случае на выходе компаратора 17 будет сигнал низкого уровн («О), которым элемент И 9 блокируетс .
управлени на счетный вход счетчика 2 и через формирователь 35 и выход блока 1 управлени на вход элемента 10 задержки и с его выхода на вход элемента 11 задержки . Счетчик 2 переводитс в состо ние , определ ющее контрольный набор на информационных входах эталонного блока 3 и контролируемого логического блока 4. Выход каждого разр да счетчика 2 соединен с одноименными входами эталонного и контЗадержка фронта сигнала, поступающего на вход С триггера 12, по отношению к фронту сигнала, приход щего с элемента 10 задержки, обусловлена прохождением первого через элемент ИЛИ 18 и блок 7 совпадени .
По вление сигнала на выходе блока 5 сравнени в момент прохождени выходного импульса с элемента 11 задержки свидетельствует о неисправности контролируемого логического блока 4 по функционированию . В этом случае сигнал неисправ- ности, по вл ющийс на выходе блока 5 срав-
рованию. В этом случае сигнал неисправ- ности, по вл ющийс на выходе блока 5 срав-
0
0
нени , разрешает запись «1 в триггер 13. Процесс записи сигнала «1 в триггер 13 аналогичен процессу записи сигнала «1 в триггер 12.
Выходной сигнал с выхода контролируемого логического блока 4 поступает также на первые входы компараторов 16 и 17. Пороги срабатывани компараторов определ ютс величинами напр жений, выдавае- г мых источниками 20 и 21 опорных напр жений . При контроле уровней выходных сигналов логических блоков, выполненных-на микросхемах типа ТТЛ, величины напр жений , получаемых с этих источников, должны быть соответственно |-2,4 В и +0,4 В.
Возможны следующие случаи при контроле уровней выходных сигналов контролируемого логического блока.
1. , где Uo - уровень выходного сигнала «О, Uon - величина порога срабатывани компаратора 17, соответствующа наибольщему допустимому уровню сигнала «О. В этом случае на выходе компаратора 17 будет сигнал низкого уровн («О), которым элемент И 9 блокируетс .
сигнал на вход С триггера 15 в этом случае не поступает.
2. Uo Uon. В этом случае сигнал поступает на вход «С триггера 15, и он переключаетс в состо ние «1. Сигналы, получаемые в обоих рассмотренных случа х на выходе компаратора 16, не проход т через элемент И 8, так как последний будет заблокирован сигналом «О с выхода эталонного блока 3.
св. № 615492, отличающеес тем, что, с целью повышени достоверности и быстродействи контрол , в него введены два компаратора , два источника опорных напр жений , два элемента И, третий и четвертый триггеры, второй элемент ИЛИ, формирователь импульса, два элемента НЕ, причем выходы первого и второго источников опорных напр жений соединены соответственно с первыми входами первого и вто3 . Ui Uin, где Ui - уровень вы- 10 рого компараторов, вторые входы которых ходного сигнала «1, Uin - величина наи- соединены с выходами контролируемого ло- меньшего допустимого порога срабатывани компаратора 16, соответствующа уровню
сигнала «1. В этом случае на выходе комгического блока, а выходы - с первыми входами соответственно первого и второго элементов И, вторые входы которых
паратора 16 будет сигнал низкого уровн . соединены соответственно с выходами перво- («0), которым элемент И 8 блокируетс , го элемента НЕ и эталонного блока, соединенного с входом первого элемента НЕ, третьи входы первого и второго элементов И соединены с выходом второго элемента задержки, выходы первого и второго
сигнал на вход С триггера 14 не поступает .
4. Ui Uin- В этом случае элемент И 8 будет деблокирован сигналом «1 с
выхода компаратора 16, с выхода элемен- 20 элементов И соединены соответственно с та И 8 сигнал поступает на вход С триг- синхровходами третьего и четвертого триггеров и первым и вторым входами условий блока управлени , информационные входы и выходы третьего и четвертого триггера 14, и триггер 14 переключаетс в состо ние «1.
Сигналы, получаемые в случа х 3 и 4
на выходе компаратора 17, не проход т че- . . „..
рез элемент И 9, так как последний бу- первого элемента задержки и входами блока дет заблокирован сигналом «О с выхода индикации, соединенными с четвертыми информационными входами блока регистрации, входы сброса с первого по четвертый триггеров соединены соответственно с выходом
элемента НЕ 22.
Сигналы с выходов блока 7 совпадени , элементов И 8 и 9 поступают на вхогеров соединены с выходом второго эледы элемента ИЛИ 38, с выхода которо- Q мента ИЛИ, пр мой и инверсный входы кого сигнал через элемент НЕ 37 и фор- мирователь 33 блокирует элемент И 30. Сигнал «О, по вл ющийс при этом на выходе элемента И 30, запрещает переключение триггера 28. Вследствие этого прекращаетс поступление импульсов на вход С счетчика 2. Сигнал сопровождени информации дл блока 6 регистрации формируетс элементом 36 задержки, формирователем 34 и обеспечивает печатание кодов
35
торого соединены соответственно с выходом формировател импульса и входом установки нул блока управлени , вход формировател импульса через второй элемент НЕ соединен с выходом зан тости блока регистрации и входом блокировки блока управлени , выход переполнени счетчика соединен с входом «Останов блока управлени , вход разрешени работы которого соединен с выходом готовности блока регистрации, входы пуска и сброса блока управлени
торого соединены соответственно с выходом формировател импульса и входом установки нул блока управлени , вход формировател импульса через второй элемент НЕ соединен с выходом зан тости блока регистрации и входом блокировки блока управлени , выход переполнени счетчика соединен с входом «Останов блока управлени , вход разрешени работы которого соединен с выходом готовности блока регистрации, входы пуска и сброса блока управлени
входного набора, состо ни выходов контролируемого блока и признаков обнаруженных40 вл ютс входами пуска и сброса устрой- дефектов. Эти признаки фиксируютс триг-ства. герами 12-15. После окончани печатани „ ,,
сигнал «Зан то с первого выхода блока 62. Устройство по п. 1, отличающеес тем,
регистрации снимаетс , элементы И 30 и блок управлени содержит генератор
разблокируютс , триггер 28 переключаетс импульсов, два триггера, три элемента И,
от синхроимпульсов, поступающих на его45 четыре формировател импульса, элемент задержки , элемент НЬ и элемент ИЛИ, привход С. Работа устройства продолжаетс в автоматическом режиме.
При переполнении счетчика 2 возникающий на его выходе переполнени сигнал поступает на вход блока 1 управлени .
чем вход пуска блока соединен с установочным входом первого триггера, вход сброса которого соединен с выходом первого элемента И, первый, второй и третий входы
ч е рез формирователь з7блокирует Тлемёнт 50 которого соединены соответственно с входа- И 29, устанавливает триггер 27 в «О, ми сброса, разрешени работы блока и выходом первого формировател импульса, вход которого вл етс входом «Останов блока, выход первого триггера соединен с первыми входами второго и третьего элементов И, вторые входы которых вл ютс входом блокировки блока, а третьи входы соединены соответственно с выходами второго формировател импульса и генератора импульсов.
вследствие чего блокируютс элементы И 30 и 31, запрещаетс прохождение синхроимпульсов от генератора 26.
Claims (1)
1. Устройство дл контрол и диагностики логических блоков по авт.
св. № 615492, отличающеес тем, что, с целью повышени достоверности и быстродействи контрол , в него введены два компаратора , два источника опорных напр жений , два элемента И, третий и четвертый триггеры, второй элемент ИЛИ, формирователь импульса, два элемента НЕ, причем выходы первого и второго источников опорных напр жений соединены соответственно с первыми входами первого и второго компараторов, вторые входы которых соединены с выходами контролируемого ло-
мента задержки, выходы первого и второго
. . „..
первого элемента задержки и входами блока индикации, соединенными с четвертыми информационными входами блока регистрации, входы сброса с первого по четвертый триггеров соединены соответственно с выходом
геров соединены с выходом второго элемента ИЛИ, пр мой и инверсный входы ко
торого соединены соответственно с выходом формировател импульса и входом установки нул блока управлени , вход формировател импульса через второй элемент НЕ соединен с выходом зан тости блока регистрации и входом блокировки блока управени , выход переполнени счетчика соединен с входом «Останов блока управлени , вход разрешени работы которого соединен с выходом готовности блока регистрации, входы пуска и сброса блока управлени
вл ютс входами пуска и сброса устрой- тва. „ ,,
выходы второго и третьего элементов И сое,- динены соответственно с инверсным входом сброса и синхровходом второго триггера, инверсный выход которого соединен с его информационным входом, первый, второй и третий входы элемента ИЛИ вл ютс соответственно входом, первым и вторым входами условий блока, выход элемента ИЛИ через. элемент НЕ подключен к входу второго формировател импульса, а через элемент задержки и третий формирователь импульса - к выходу тактовых сигналов записи блока, пр мой выход второго триггера и вход четвертого формировател импульса образуют выход установки тактового набора блока, вход четвертого формировател импульса соединен с пр мым выходом второго триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864011493A SU1312534A2 (ru) | 1986-01-13 | 1986-01-13 | Устройство дл контрол и диагностики логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864011493A SU1312534A2 (ru) | 1986-01-13 | 1986-01-13 | Устройство дл контрол и диагностики логических блоков |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU615492 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1312534A2 true SU1312534A2 (ru) | 1987-05-23 |
Family
ID=21217687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864011493A SU1312534A2 (ru) | 1986-01-13 | 1986-01-13 | Устройство дл контрол и диагностики логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1312534A2 (ru) |
-
1986
- 1986-01-13 SU SU864011493A patent/SU1312534A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 615492, кл. G 06 F 15/46, G 05 В 23/02, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4122995A (en) | Asynchronous digital circuit testing system | |
DE102004021398B4 (de) | Verfahren und Schaltungsanordnung zum Zurücksetzen einer integrierten Schaltung | |
US4282489A (en) | Metastable detector | |
SU1312534A2 (ru) | Устройство дл контрол и диагностики логических блоков | |
US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
US4093851A (en) | Means and methods for detecting the possibility of a failure occurring in the operation of a digital circuit | |
US4562507A (en) | Protective relay | |
SU1597794A1 (ru) | Выходное устройство тестера | |
RU2210806C2 (ru) | Адаптивное резервированное устройство | |
SU1598169A1 (ru) | Счетчик-делитель | |
SU1554139A2 (ru) | Счетное устройство с контролем | |
RU1455980C (ru) | Самокорректирующийся делитель частоты | |
SU651351A1 (ru) | Устройство дл контрол логических блоков | |
SU1688405A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU898634A1 (ru) | Резервированное устройство | |
SU1018253A1 (ru) | Способ получени комбинационных логических схем с безопасным отказом | |
SU1443166A1 (ru) | Счетный элемент с контролем | |
SU1629962A1 (ru) | Резервированный RS-триггер | |
SU1196421A1 (ru) | Устройство дл определени пор дковых номеров ванн гальваноаппарата | |
SU938425A1 (ru) | Резервированный генератор | |
RU2111500C1 (ru) | Устройство контроля импульсов управления тиристорами преобразователя | |
JP2548340B2 (ja) | チャタリング除去回路 | |
EP0498248A1 (en) | Fail-safe logic circuit | |
SU1644374A1 (ru) | Двоичный счетчик | |
SU1247898A2 (ru) | Устройство дл контрол цифровых блоков |