SU1688405A1 - Управл емый делитель частоты следовани импульсов - Google Patents

Description

1

(21)4720613/21 (22) 14.07.89 (46)30.10.91. Бюл. №40 (72)А.Н.Пархоменко, В.В.Голубцов. В.А.Жилин и В.С.Харламов (53)621.374(088.8)

(56)Авторское свидетельство СССР N;953734, кл. Н 03 К 21/36. 1982.

Авторское свидетельство СССР Ns 1102043, кл. Н 03 К 21 /36, 1984.

(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

(57)Изобретение относитс  к импульсной технике и может быть использовано в цифровой измерительной аппаратуре, в устройствах вычислительной техники и

промышленной автоматики и телемеханики. Цель изобретени  - повышение эксплуатационной отказоустойчивости путем введени  резервного триггера со средствами реконфигурации структуры - достигаетс  введением трех элементов И, двух элементов И-И-НЕ, п ти элементов И-ИЛИ/И- ИЛИ-НЕ, трех элементов НЕ, элемента 2 И-ИЛИ-НЕ, четырех элементов 2 И- ИЛИ/2И-ИЛИ-НЕ, шины управлени  работой триггеров и резервного триггера. Устройство также содержит счетчик импульсов , два триггера, элемент ИЛИ, п ть элементов 2 И-ИЛИ, четыре элемента 2 И-НЕ, элемент РАВНОЗНАЧНОСТЬ ИЛИ-НЕ, входную шину, шину управлени  коэффициентом делени  и выходную шину. 1 ил.

Изобретение относитс  к импульсной технике и может быть использовано в цифровой измерительной аппаратуре, в устройствах вычислительной техники и промышленной автоматики и телемеханики.

Цель изобретени  - повышение эксплуатационной отказоустойчивости путем введени  резервного триггера со средствами реконфигурации структуры.

На чертеже изображена электрическа  функциональна  схема управл емого делител  частоты следовани  импульсов.

Устройство содержит четырехразр дный счетчик 1 импульсов, выполненный на триггерах, входы сброса которых соединены с входом сброса счетчика 1 импульсов, первый 2 и второй 3 триггеры, резервный триггер 4, первый-третий элементы И 5.1-5.3, первый и второй элементы И/И-НЕ 6.1 и

fe

6.2, первый-четвертый элементы 2И- ИЛИ/2И-ИЛИ-НЕ 7.1-7.4, элемент ИЛИ 8, первый-п тый элементы 2И-ИЛИ 9.1-9.5, первый-п тый элементы И-ИЛИ/И-ИЛИ- НЕ 10.1-10.5, первый-четвертый элементы 2И-НЕ 11.1-11.4, элемент 2И-ИЛИ-НЕ 12, первый-третий элементы НЕ 13.1-13.3, элемент 4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 14, входную шину 15, шину 16 разрешени  работы триггеров, шину 17 управлени  коэффициентом делени  и выходную шину 18.

Шина 15 соединена с первым входом элемента ИЛИ 8, с первым входом второго элемента 2И-НЕ 11.2, с первым входом второго элемента И/И-НЕ G 2, с первым входом первой группы входов элемента 2И-ИЛИ 9.1 и с первым входом элемента И 5.1.

Разр ды шины 16 разрешени  работы триггеров соединены с входами соответстО iOO 00

о ел

вующих элементов НЕ 13.1 13.3, с соответствующими входами первого элемента И/И-НЕ 6.1 и с соответствующими входами вторых структур И первого-п того элемен тов И-ИЛИ/И-ИЛИ-НЕ 10.1- 10.5. Разр ды шины 17 управлени  коэффициентом делени  соединены с первыми входами соответствующих структур РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 14. Выход первого элемента НЕ 13.1 соединен с первым входом первого элемента И/И-НЕ 6.1, с первым входом второй структуры И второго элемента И-ИЛИ/И -ИЛИ- НЕ 10.2 и с первым входом второй структуры И четвертого элемента И- ИЛИ/И-ИЛИ- НЕ 10.4. Выход второго элемента НЕ 13.2 соединен с вторыми входами вторых структур И первого, второго и п того элементов И-ИЛИ/И-ИЛИ-НЕ 10.1, 10.2 и 10.5. Выход третьего элемента НЕ 13.3 соединен с третьими входами ыорых структур И третьего-п того элементов И-ИЛИ/И- ИЛИ-НЕ 10.3-10.5.

Инверсный выход первого элемента И/И-НЕ 6.1 соединен с вторым входом первой структуры И первого элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.1 и с вторым входом первого элемента И 5.1, выход которого соединен со счетным входом первого триггера счетчика 1 импульсов. Пр мой выход первого элемента И/И-НЕ 6.1 соединен с первым входом второй структуры И первого элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.1, с вторым входом первой структуры И первого элемента 2И-ИЛИ 9.1 и с входом первой структуры И первого элемента И-ИЛИ/И-ИЛИ-НЕ 10.1. Пр мой выход первого триггера счетчика 1 импульсов соединен с первым входом первой структуры И первого элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.1. Инверсный выход первого элемента И-ИЛИ/И-ИЛИ-НЕ 10.1 соединен с вторым входом первой структуры И второго элемента 2И-ИЛИ/2И-ИЛИ- НЕ 7.2 и с вторым входом второй структуры И первого элемента 2И-ИЛИ 9.1, выход которого соединен со счетным входом второго триггера счетчика 1 импульсов. Пр мой выход первого элемента И - ИЛИ/И- ИЛИ -НЕ 10.1 соединен с первым входом второй структуры И второго элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.2, с первым входом первой структуры И второго элемент, 2И- ИЛИ 9.2 и с входом первой структуры И второго элемента И-ИЛИ/И-ИЛИ-НЕ 10.2. Пр мой выход второго триггера счетчика 1 импульсов соединен с вторым входом второй структуры И первого элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.1 и с первым входом первой структуры И второго элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.2. Инверсный выход

второго элемента И-ИЛИ/И-ИЛИ-НЕ 10.2 соединен с вторым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ- НЕ 7.3 и с вторым входом второй структуры

И второго элемента 2И-ИЛИ 9.2. выход которого соединен со счетным входом третьего триггера счетчика 1 импульсов. Пр мой выход второго элемента И-ИЛИ/И-ИЛИ- НЕ 10.2 соединен с первым входом второй

0 структуры И третьего элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.3, с первым входом первой структуры И третьего элемента 2И- ИЛИ 9.3 и с входом первой структуры И третьего элемента И-ИЛИ/И-ИЛИ-НЕ

5 10.3. Пр мой выход третьего триггера счетчика 1 импульсов соединен с вторым входом второй структуры И второго элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.2 и с первым входом первой структуры И третьего элемента 2И0 ИЛИ/2И-ИЛИ-НЕ 7.3. Инверсный выход третьего элемента И-ИЛИ/И-ИЛИ-НЕ 10.3 соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ/2И- ИЛИ-НЕ 7.4 и с вторым входом второй

5 структуры И третьего элемента 2И-ИЛИ 9.3, выход которого соединен со счетным входом четвертого триггера счетчика 1 импульсов. Пр мо выход третьего элемента И-ИЛИ/И-ИЛИ-НЕ 10.3

0 соединен с первым входом второй структуры И четвертого элемента 2И-ИЛИ/2И- ИЛИ-НЕ 7.4, с первым входом первой структуры И четвертого элемента И-ИЛИ/И-ИЛИ-НЕ 10.4, с первым входом

5 первой структуры И элемента 2И-ИЛИ-НЕ 12 и с вторым входом второго элемента И 5,2, выход которого соединен со счетным входом второго триггера 2. Пр мой выход четвертого триггера счетчика 1 импульсов

0 соединен с вторым входом второй структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ- НЕ 7.3 и с первым входом первой структуры И четвертого элемента 2И-ИЛИ/2И-ИЛИ- НЕ 7.4. Инверсный выход четвертого эле5 мента И-ИЛИ/И-ИЛИ-НЕ 10.4 соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ 9.4, с первым входом третьего элемента 2И-НЕ 11.3 и с первым входом второй структуры И элемен0 та 2И-ИЛИ-НЕ 12. Пр мой выход четвертого элемента И-ИЛИ/И-ИЛИ-НЕ 10.4 соединен с первым входом второй структуры И четвертого элемента 2И-ИЛИ 9.4, с входом первой структуры И п того элемента

5 И-ИЛИ/И-ИЛИ-НЕ 10.5 и с первым входом четвертого элемента 2И-НЕ 11.4. Выход третьего элемента 2И-НЕ 11.3 соединен с инверсным S-входом второго триггера 2, счетный ьчод которого соединен с выходом второго элемента И 5.2. Выход элемента

2И-ИЛИ-НЕ 12 соединен с инверсным R- входом второго триггера 2, пр мой выход которого соединен с вторым входом второй структуры И четвертого элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7,4 и с первым входом первой структуры И четвертого элемента 2И-ИЛИ 9.4. Инверсный выход п того элемента И-ИЛИ/И-ИЛИ-НЕ 10.5 соединен с вторым входом первой структуры И п того элемента 2И-ИЛИ 9.5, с вторым входом первого элемента 2И-НЕ 11.1 и с первым входом третьего элемента И 5.3. Пр мой выход п того элемента И-ИЛИ/И-ИЛИ-НЕ 10.5 соединен с первым входом второй структуры И п того элемента 2И-ИЛИ 9.5. Инверсный и пр мой выходы второго элемента И/И-НЕ 6.2 соединены соответственно с первым входом первого элемента 2И-НЕ 11.1 и со счетным входом резервного триггера 4. Выход четвертого элемента 2И-НЕ 11.4 соединен с инверсным S-вхо- дом третьего триггера 3, счетный вход которого соединен с выходом первого элемента 2И-НЕ 11.1. Выход третьего элемента И 5.3 соединен с D-входом третьего триггера 3, пр мой выход которого соединен с вторым входом второй структуры И четвертого элемента 2И-ИЛИ 9.4 и с первым входом первой структуры И п того элемента 2И-ИЛИ 9.5. Пр мые выходы первого-четвертого элементов 2И-ИЛИ/2И-ИЛИ-НЕ 7.1-7.4 соединены соответственно с вторым-п тым входами элемента ИЛИ 8, выход которого соединен с вторым входом второй структуры И элемента 2И-ИЛИ-НЕ 12 и с инверсными R-входами второго и резервного триггеров 3 и 4.

Инверсный выход первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ 7.1 соединен с вторым входом первой структуры РАВНОЗНАЧНОСТЬэлемента4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 14, с первым входом второй структуры И первого элемента 2И-ИЛИ 9.1 и с вторым входом первой структуры И второго элемента 2И- ИЛИ 9.2. Инверсный выход второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ 7.2 соединен с вторым входом второй структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 14, с первым входом второй структуры И второго элемента 2И- ИЛИ 9.2 и с вторым входом первой структуры И третьего элемента 2И-ИЛИ 9.3. Инверсный выход третьего элемента 2И- ИЛИ/2И-ИЛИ-НЕ 7.3 соединен с вторым входом третьей структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ- ИЛИ-НЕ 14, с первым входом второй структуры И третьего элемента 2И-ИЛИ 9.3 и с первым входом второго элемента И 5.2.

Инверсный выход четвертого элемента 2И ИЛИ/2И-ИЛИ-НЕ 7.4 соединен с вторым входом четвертой структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ- 5 ИЛИ-НЕ 14, выход которого соединен с вторым входом третьего элемента 2И-НЕ 11.3 и с вторым входом четвертого элемента 2И-НЕ 11.4.

Выход четвертого элемента 2И-ИЛ И 9.4 10 соединен с вторым входом второго элемента И/И-НЕ 6.2, с вторым входом третьего элемента И 5.3 и с D-входом резервного триггера 4, пр мой выход которого соединен с вторым входом второй структуры И 15 п того элемента 2И-ИЛИ 9.5, выход которого соединен с вторым входом второго элемента 2И-НЕ 11.2, выход которого соединен с входом сброса счетчика 1 импульсов , с вторым входом первой структуры 0 И элемента 2И-ИЛИ-НЕ 12 и с выходной шиной 18.

В исходном состо нии все триггеры счетчика 1 и триггеры 2-4 установлены в исходное нулевое состо ние. На шинах 17 5 установлен код, соответствующий выбранному коэффициенту делени , на выходе элемента 14 присутствует уровень Лог.О, как и на выходе элемента 8.

Коэффициент делени  устройства опре- 0 дел етс  из выражени 

Кд К + 1,

где К - двоичный код коэффициента делени , поступающий с шины 17.

В случае исправного состо ни  тригге- 5 ров счетчика 1 и триггеров 2 и 3 триггер 4 находитс  в гор чем резерве и сигнал с его пр мого выхода заблокирован нулевым логическим сигналом.с пр мого выхода элемента 10.5, поступающего на первый вход 0 второй структуры И элемента 9.5.

В этом случае деление входных импульсов устройство производит следующим образом .

Так как в случае исправного состо ни  5 всех триггеров устройства на шине 16 устанавливаетс  код 111, то вторые структуры И элементов 10.1-10.5 и элемент 6.1 закрыты , что приводит к формированию сигнала Лог. 1 на их инверсных выходах и к форми- 0 рованию сигнала Лог.О на их пр мых выходах . В результате этого подсчет входных импульсов производитс  по следующей логической ветви устройства: с шины 15 через элемент 5.1 - на счетный вход первого триг- 5 гера счетчика 1; состо ние пр мого выхода первого триггера (и его изменени ) через первую структуру И элемента 7.1 поступает с его пр мого выхода на второй вход элемента 7 и с инверсного выхода - на первый вход первой стр: ггуры РАВНОЗНАЧНОСТЬ

элемента 14, на первый вход второй структуры И элемента 9.1 и на второй вход первой структуры И элемента 9.2. Так как открыта втора  структура И элемента 9.1, то положительный фронт изменени  сигнала на инверсном выходе элемента 7.1 воздействует на счетный вход второго триггера счетчика 1.

Изменение сигнала на пр мом выходе второго триггера счетчика 1 через первую структуру И элемента 7.2, вторую структуру И элемента 9.2 воздействует на счетный вход третьего триггера счетчика 1. Изменение сигнала на пр мом выходе третьего триггера через первую структуру И элемента 7.3 и вторую структуру И элемента 9.3 воздействует на счетный вход четвертого триггера счетчика 1.

С ттчик 1 считает входные импульсы до тех ги р, пока в нем не установитс  код, совпадающий с двоичным кодом коэффициента делени . До этого момента на выходе хот  бы одной из структур РАВНОЗНАЧНОСТЬ элемента 14 присутствует уровень Лог.1. При установлении в счетчике 1 кода, совпадающего с двоичным кодом коэффициента делени , на выходах всех структур РАВНОЗНАЧНОСТЬ элемента 14 формируютс  сигналы Лог.О, что приводит к формированию единичного сигнала на выходе элемента 14, который через элемент 11.3 устанавливает в состо ние Лог.1 триггер 2. Единичный уровень сигнала с пр мого выхода триггера 2 через первую структуру И элемента 9.4 и элемент 5.3 воздействует на D-вход триггера Зина второй вход элемента 6.2, в результате чего в момент окончани  входного импульса на шине 15 триггер 3 устанавливаетс  в единичное состо ние, которое через первую структуру И элемента 9.5 воздействует на второй вход элемента 11.2. С приходом очередного входного импульса на выходе элемента 11.2 формируетс  сигнал нулевого логического уровн , который начинает установку триггеров счетчика 1 в нулевое состо ние.

Значение сигнала на выходе элемента 8 определ етс  состо нием сигналов на выходах триггеров счетчика 1 и значением входного сигнала устройства. Когда на шине 18 заканчиваетс  импульс, на выходе элемента 8 по вл етс  уровень Лог.О, который устанавливает триггеры 2-4 в нулевое состо ние .

В дальнейшем устройство работает аналогично . В результате на шине 18 по вл ютс  импульсы с частотой, пропорциональной частоте входных импульсов и обратно пропорциональной двоичному числу плюс единица , код которого установлен на шине 17.

Рассмотрим пример восстановлени  работоспособности устройства при отказе второго триггера счетчика 1 и пример отказа триггера 2 устройства.

В случае отказа второго триггера счетчика 1 на шине 16 устанавливаетс  код 101, что приводит к смене состо ний сигналов на пр мых и инверсных выходах элементов 10.1-10.5, так как втора  структура

0 И элемента 10.1 пропускает на свой выход сигнал единичного логического уровн . В результате этого на пр мых выходах элементов 10.1-10.5 сформирован сигнал Лог, 1, а на их инверсных выходах - сигнал

5 Лог.О, При этом открываютс  вторые структуры И элементов 7.2-7.4 и элементов 9.4 и 9.5. Кроме того, открываютс  первые структуры И элементов 9.2 и 9.3, элемент 5.2, перва  структура И элемента 12 и элемент

0 11.4. Одновременно с этим закрываютс  следующие логические элементы устройства: втора  структура И элемента 9.1 (заметим , что остаетс  закрытой и его перва  структура И нулевым сигналом с пр мого

5 выхода элемента 6.1), первые структуры И элементов 7,2-7.4, первые структуры И элементов 9.4 и 9.5, вторые структуры И элементов 9.2 и 9.3, элемент 11.3, втора  структура И элемента 12, элемент 11.1 и

0 элемент 5.3.

При поступлении на шину 15 импульсов устройство в этом случае работает следующим образом.

С шины 15 импульсы счета через эле5 мент 5.1 поступают на счетный вход первого триггера счетчика 1. Состо ние (и его изменени ) сигнала на выходе первого триггера через первую структуру И элемента 7.1 поступает с его пр мого выхода на вход эле0 мента Вис его инверсного выхода - на первый вход первой структуры РАВНОЗНАЧНОСТЬ элемента 14, на второй вход первой структуры И элемента 9.2 и через этот элемент - на счетный вход третьего

5 триггера счетчика 1. На счетный вход второго триггера счетчика 1 этот сигнал не воздействует , так как втора  структура И элемента 9.1 закрыта.

Изменение сигнала на выходе третьего

0 триггера счетчика 1 через вторую структуру И элемента 7.2 поступает с его пр мого выхода на вход элемента 8 и с его инверсного выхода поступает на вход второй структуры РАВНОЗНАЧНОСТЬ элемента 14 и через

5 первую структуру И элемента 9.3 - на счетный вход четвертого триггера счетчика 1.

Изменение сигнала на выходе четвертого триггера через вторую структуру И элемента 7.о поступает с его пр мого выхода на соответствующий вход элемента 8 и с его

инверсного выхода поступает на вход третьей структуры РАВНОЗНАЧНОСТЬ элемента 14 и через первый вход элемента 5.2 - на счетный вход триггера 2.

Изменение сигнала на выходе триггера

2через вторую структуру И элемента 7.4 поступает с его пр мого выхода на вход элемента 8 и с его инверсного выхода поступает на вход четвертой структуры РАВНОЗНАЧНОСТЬ элемента 14. Таким образом, второй триггер счетчика 1 оказываетс  замененным третьим триггером, третий триггер - четвертым триггером, а четвертый триггер - триггером 2, Так как элемент 6.2 открыт, то открываетс  доступ к счетному входу триггера 4, а так как элементы 11.1 и 5.3 закрыты, то триггер 3 начинает работать как обыкновенный RS-триггер, т.е. триггер 3 замещает триггер 2, а триггер 4 - триггер 3.

Далее работа управл емого делител  частоты следовани  импульсов происходит аналогично описанному.

При отказе триггера 2 на шине 16 устанавливаетс  код 010, что приводит к смен состо ний сигналов на пр мых и инверсных выходах элементов 10.4 и 10.5. В этом случае на инверсных выходах элементов 10.110 .3остаютс  сигналы Лог.1, а на инверсных выходах элементов 10.4 и 10.5 - сигналы Лог.О. На пр мых выходах элементов 10.1-10.3 сформированы сигналы Лог.О, а на пр мых выходах элементов

10.4и 10.5 - уровни Лог.Г. В результате этого закрываютс  элементы 11.3 и 5.2, пер- ва  и втора  структуры И элемента 12, а также втора  структура И элемента 7.4 и перва  структура И элемента 9.4, изолиру  тем самым отказавший триггер 2.

Единичным разрешающим сигналом с пр мого выхода элемента 10.4 открываютс  следующие элементы устройства: элемент 11.4, втора  структура И элемента 9.4 и перва  структура И элемента 10.5. Нулевым потенциалом с инверсного выхода элемента

10.5закрываютс  элементы 5.3 и 11.1. Таким образом, триггер 3 станет работать в режиме RS-триггера, т.е. в режиме триггера 2, а триггер 4 после установки триггера 3 в единицу станет доступен дл  импульса час- тоты следовани , т.е. станет работать в режиме функционировани  триггера 3.

Замена отказавших первого, третьего и четвертого триггеров счетчика 1 и триггера

3производитс  аналогично. Дл  отключе- ни  первого триггера счетчика 1 на шину 16 необходимо подать код 011, дл  отключени  второго триггера - код 101, дл  отключени  третьего триггера - код 001, дл  отключени  четвертого триггера - код 110,

дл  отключени  триггера 2 - код 010 и дл  отключени  триггера 3 - код 100.

Claims (1)

1. Формула изобретени  Управл емый делитель частоты следовани  импульсов, содержащий счетчик импульсов на триггерах, первый триггер, первый элемент 2И-НЕ, выход которого соединен со счетным входом второго триггера , второй элемент 2И-НЕ, выход которого соединен с входом сброса счетчика импульсов и с выходной шиной, входную шину, элемент ИЛИ и элемент 4 РАВНОЗНАЧ- НОСТЬ-ИЛИ-НЕ, первые входы структур РАВНОЗНАЧНОСТЬ которых соединены с соответствующими разр дами шины управлени  коэффициентом делени , отличающийс  тем, что, с целью повышени  эксплуатационной отказоустойчивости путем введени  резервного триггера со средствами реконфигурации структуры, в него введены три элемента И, два элемента И/И- НЕ, п ть элементов И-ИЛИ/И-ИЛИ-НЕ, три элемента НЕ, третий и четвертый элементы 2И-НЕ, п ть элементов 2И-ИЛИ, элемент2И-ИЛИ-НЕ, четыре элемента 2И- ИЛИ/2И-ИЛИ-НЕ, шина управлени  работой триггеров и резервный триггер, причем входна  шина соединена с первым входом первого элемента И, с первым входом элемента ИЛИ, с первым входом второго элемента 2И-НЕ, с первым входом первой структуры И первого элемента 2И-ИЛИ и с первым входом второго элемента И/И-НЕ, разр ды шины управлени  работой триггеров устройства подключены к входам соответствующих элементов НЕ, к соответствующим входам первого элемента И/И-НЕ и к соответствующим входам второй структуры И всех элементов И-ИЛИ/И- ИЛИ-НЕ, выходы элементов НЕ подключены к соответствующим входам вторых структур И элементов И-ИЛИ/И- ИЛИ-НЕ, инверсный выход первого элемента И/И-НЕ соединен с вторым входом первого элемента И и с вторым входом первой структуры И первого элемента 2И- ИЛИ/2И-ИЛИ-НЕ, выход первого элемента И соединен со счетным входом первого триггера счетчика импульсов, пр мой выход которого соединен с первым входом первой структуры И первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, пр мой выход первого элемента И/И-НЕ соединен с первым входом второй структуры И первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с вторым входом первой структуры И первого элемента 2И- ИЛИ и с входом первой структуры И первого элемента И-ИЛИ/И-ИЛИ-НЕ, инверсный выход которого соединен с вторым входом

   первой структуры И второго элемента 2И- ИЛИ/2И -ИЛИ-НЕ и с вторым входом второй структуры И первого элемента 2И-ИЛИ, выход которого соединен со счетным входом второго триггера счетчика импульсов, выход которого соединен с вторым входом второй структуры И первого и с первым входом первой структуры И второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ. пр мой выход первого элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом второй структуры И второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с первым входом первой структуры И второго элемента 2И-ИЛИ и с входом первой структуры И второго элемента И-ИЛИ/И-ИЛИ- НЕ, инверсный выход которого соединен с вторым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом второй структуры И второго элемента 2И-ИЛИ, выход которого соединен со счетным входом третьего триггера счетчика импульсов, пр мой выход которого соединен с вторым входом второй структуры И второго и с первым входом первой структуры И третьего элементов 2И- ИЛИ/2И-ИЛИ-НЕ, пр мой выход второго элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом второй структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с первым входом первой структуры И третьего элемента 2И-ИЛИ и с входом первой структуры И третьего элемента И-ИЛИ-И-ИЛИ- НЕ, выход третьего элемента 2И-ИЛИ соединен со счетным входом четвертого триггера счетчика импульсов, выход которого соединен с вторым входом второй структуры И третьего и с первым входом первой структуры И четвертого элемента 2И- ИЛИ/2И-ИЛ И-НЕ, инверсный выход третьего элемента И-ИЛИ/И-ИЛИ-НЕ соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом второй структуры И третьего элемента 2И-ИЛИ, пр мой выход третьего элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом первой структуры И четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с вторым входом второго элемента И, с первым входом первой структуры И элемента 2И- ИЛИ-НЕ и с входом первой структуры И четвертого элемента И-ИЛИ/И-ИЛИ-НЕ, инверсный выход которого соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ, с первым входом третьего .элемента 2И-НЕ и с первым входом второй структуры И элемента 2И-ИЛИ-НЕ, пр мой выход четвертого элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом второй структуры И четвертого элемента 2И -ИЛИ, с первым входом четвертого элемента 2И-НЕ и с входом первой структуры И п того элемента И-ИЛИ/И- ИЛИ-НЕ, инверсный выход которого соединен с вторым входом первой структуры И

   п того элемента 2И-ИЛИ, с вторым входом первого элемента 2И-НЕ и с первым входом третьего элемента И, пр мой выход п того элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом второй структуры И п того

   0 элемента 2И-ИЛИ, выход третьего элемента 2И-НЕ соединен с инверсным 5-входом первого триггера, счетный вход которого соединен с выходом второго элемента И, выход элемента 2И-ИЛИ-НЕ соединен с

   5 инверсным R-входом первого триггера, пр мой выход которого соединен с вторым входом второй структуры И четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с первым входом первой структуры И четвертого эле0 мента 2И-ИЛИ, пр мой и инверсный выходы второго элемента И/И-НЕ соединены соответственно с первым входом первого элемента 2И-НЕ и со счетным входом резервного триггера, выход четвертого эле5 мента 2И-НЕ соединен с инверсным S-входом второго триггера, выход третьего элемента И соединен с D-входом второго триггера, пр мой выход которого соединен с вторым входом второй структуры И четвер0 того элемента 2И-ИЛИ и с первым входом первой структуры И п того элемента 2И- ИЛИ, выход резервного триггера соединен с вторым входом второй структуры И п того элемента 2И-ИЛИ, пр мой выход первого

   5 элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторым входом элемента ИЛИ, инверсный выход первого элемента 2И-ИЛИ/2И- ИЛИ-НЕ соединен с вторым входом первой структуры РАВНОЗНАЧНОСТЬ элемента 4

   0 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И первого элемента 2И-ИЛ И и с вторым входом первой структуры И второго элемента 2И-ИЛИ, пр мой выход второго элемента 2И-ИЛИ/2И5 ИЛИ-НЕ соединен с четвертым входом элемента ИЛИ, инверсный выход второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторым входом второй структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧ0 НОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И второго элемента 2И-ИЛИ и с вторым входом первой структуры И третьего элемента 2И-ИЛИ, пр мой выход третьего элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с

   5 третьим входом элемента ИЛИ, инверсный выход третьего элемента 2И-ИЛИ/2И- ИЛИ-НЕ соединен с вторым входом третьей структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И третьего элемента 2И-ИЛИ и с первым входом второго элемента И, пр мой выход четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с п тым входом элемента ИЛИ, инверсный выход четвертого элемента 2И-ИЛИ/2И- ИЛИ-НЕ соединен с вторым входом четвертой структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, выход которого соединен с вторым входом третьего элемента 2И-НЕ и с вторым входом четвертого элемента 2И-НЕ, выход чета (т)

   17

   0

   вертого элемента 2И-ИЛИ соединен с вторым входом второго элемента И/И-НЕ. с вторым входом третьего элемента И и с D- входом резервного триггера, выход элемента ИЛИ соединен с вторым входом второй структуры И элемента 2И-ИЛИ-НЕ и с R- входами второго и резервного триггеров, выход п того элемента 2И-ИЛИ соединен с вторым входом второго элемента 2И-НЕ, выход которого соединен с вторым входом первой структуры И элемента 2И-ИЛИ-НЕ.