SU1305666A1

SU1305666A1 - Устройство дл умножени

Info

Publication number: SU1305666A1
Application number: SU853903479A
Authority: SU
Inventors: Сергей Иванович Фролов
Original assignee: Предприятие П/Я Р-6254
Priority date: 1985-05-29
Filing date: 1985-05-29
Publication date: 1987-04-23

Abstract

Изобретение относитс к вычислительной технике, в частности к умножител м . Устройство позвол ет вычислить произведение двух чисел, пред- ставленньпс в дополнителвном двоичном коде. Целью изобретени вл етс расширение функциональных возможностей за счет обработки чисел со знаками. Устройство состоит из трех блоков 1, 2, 5 пам ти, сумматора 3 по модулю два и комбинационного сумматора 4. Первые два блока 1, 2 пам ти вычисл ют логарифм первого и второго сомножителей . Логарифмы.сомножителей суммируютс в комбинационном сумматоре 4. Третий блок 5 пам ти преобразует сумму логарифмов сомножителей в их произведение. Знак произведени определ етс в сумматоре 3 по модулю два и поступает на третий блок 5. 1 ил. &amp; (Л с со о СП 05 О5 О5

Description

Изобретение относитс к вычисли- тельной технике, в частности к умно- жител м.

Цель изобретени - расширение фунциональных возможностей за счет обес печени возможности обработки чисел со знаками.

На чертеже представлена блок-схема устройства дл умножени .

Устрой ство содержит блоки 1 и 2 пам ти, сумматор 3 по модулю два,, комбинационный сумматор 4 и блок 5 пам ти.

Вычисление модул произведени двух чисел А и В производитс в устройстве на основании соотношени

IAHBI

где А и В - числа в дополнительном

коде;

С - основание льгарифма, выбираемое из услови

log,2 2

где п - количество двоичных разр дов

входа блоков 1 и 2 пам ти; m - количество двоичных разр дов выхода блоков 1 и 2 пам ти.

Блок 5 пам ти должен содержать (т+1) двоичных разр дов на входе и () двоичных разр дов на выходе.

В этом случае точность вычислени сос-35 обеспечени возможности обработки читавл ет t1 м.з.р. Определение знака производитс схемой сумматора 3 по модулю два.

Устройство работает следующим образом .

Блоки 1 и 2 пам ти преобразуют входные величины А и В в величины logj-(A|H log ct В 1соответственно, котоСоставитель В. Березкин Редактор Н. Рогулич Техред Л.Олейник

Кор Под

1452/46 Тираж 673

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

рые суммируютс в комбинационном сумматоре 4. Знак произведени чисел А и В вырабатываетс сумматором 3 по модулю два в соответствии со знаками чисел А и В. Блок 5 пам ти преобразует поступающую с комбинационного сумматора 4 величину с учетом знака произведени , поступающего с сумматора 3 по модулю два, в произведение чисел А и В, представленное , как и сами числа, в дополнительном двоичном коде.

При реализации 16-разр дного устройства умножени на элементах пам ти типа ТЕМП-ПЗУ-Ш, сумматорах типа 533ИМ6 и сумматоре по модулю два 533ЛП5 необходимо 11 элементов.

Claims

Формула изобретени

Устройство дл умножени , содержащее три блока пам ти и комбинационный сумматор, причем входы первого и второго блоков пам ти соединены с соответствующими входами операндов устройства, выходы первого и второго блоков пам ти соединены соответственно с первым и вторым входами комбинационного сумматора, выход которого соединен с входом третьего блока пам ти , выход которого соединен с выходом устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет

сел, в него дополнительно введен сумматор по модулю два, первый и второй входы которого соединены с знаковыми разр дами первого и второго операндов устройства соответственно, выход сумматора по модулю два соединен с дополнительным входом третьего блока пам ти.

Корректор Е. Рошко Подписное