SU1300479A1 - Устройство дл контрол хода программ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет оперативно и действенно контролировать процесс воспроизведени  программ в микропроцессорных системах. Цель изобретени  - упрощение устройства. Устройство содержит блок 1 посто нной пам ти, сумматор 2, регистр 3, схему 4 сравнени , первый элемент И 5, дешифратор 6 и второй И 7. Устройство обеспечивает контроль хода программ, обладающих сколь угодно сложными ветв щимис  структурами . В моменты прохозвдени  точек схода отдельных ветвей таких программ из блока посто нной пам ти выбираютс  нулевые контрольные числа (КЧ). Нулевые КЧ возбуждают дешифратор , сигнал с выхода которого поступает на второй элемент И, стробируе- мый сигналом чтени  пам ти команд системы. В результате в момент прохождени  программой точки схода на выходе второго элемента И генерируетс  свидетельствующий об этом сигнал , который обнул ет текущее значение суммы в регистре. Поскольку в данный момент времени КЧ соответст- вует содержимому регистра, то ошибка (ложна ) не фиксируетс . Затем контроль осуществл етс  обычным образом. 1 ил. (Л со о о 4 vl со

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем.

Целью изобретени   вл етс  упро- щение устройства.

На чертеже изображена структурна  схема устройства.

Устройство дл  контрол  хода программ содержит блок 1 посто нной па- м ти и последовательно соединенные сумматор 2, регистр 3, схему 4 сравнени  и первьй элемент И 5, выход которого  вл етс  выходом устройства а второй вход соединен с входом ре- г.истра 3, информационный вход устройства соединен с входом первого операнда сумматора 2, вход второго операнда которого соединен с первым

входом схемы 4 -сравнени , второй вход 20 ших очередному и считанных ранее из

которой соединен с выходом блока 1 посто нной пам ти, вход которого  вл етс  адресным входом устройства,, а также последовательно соединенные дешифратор 6 и второй элемент И 7, второй вход которого соединен с входом синхронизации регистра 3 и с уп- равл к дим входом устройства, а выход соединен с входом сброса регистра 3, причем вход дешифратора 6 соединен с выходом блока 1 посто нной пам ти

Устройство работает следующим образом .

Пусть необходимо контролировать ход программы некоторой микропроцессорной системы. Программа представл ет с обой совокупность команд и хранитс  в пам ти команд, В качестве последней обычно выступает посто нное запоминающее устройство. Кажда  команда занимает от одной до нескольких  чеек пам ти и информа11;нонно характеризуетс  массивом слов (байтов ) .

Процесс воспроизведени  программы заключаетс  в последовательном (шаг за шагом) извлечении из пам ти команд слов программы, их декодировании и реализации предписанных опера ций. При этом на каждом шаге программы извлечение очередного слова сопровождаетс  тем, что на шине адреса системы устанавливаетс  адрес

указанного слова. Затем генерируетс  щимс  в регистре 3, и в случае их сигнал чтени  пам ти команд, по кото- равенства формирует сигнал, запираю- рому адресуемое слово поступает на щий первый элемент И 5. Затем на уп- шину данных системы и принимаетс  равл ющем входе устройства по вл ет- микропроцессором на декодирование. с  сигнал чтени  пам ти команд, котоДл  реализации контрольных функций предлагаемое устройство Подключаетс  к микропроцессорной системе так, что его адресный вход соедин етс  с шиной адреса системы, информационный вход - с шиной данных, а на управл ющий вход устройства подаетс  сигнал чтени  пам ти команд. Нарушение хода программы фиксируетс  путем генерации устройством на своем выходе сигнала ошибки. Дл  осуществлени  оперативной реакции микропроцессорной системы на ошибку указанный сигнал подаетс  на вход прерывани  системы.

Контроль хода программ осуществл етс  путем сравнени  результата суммировани  (например, по модулю 256) всех слов программы, предшествовавпам ти команд системы, с некоторым контрольным числом, извлекаемым из блока 1 посто нной пам ти, по тому же адресу, что и очередное слово из пам ти команд. Контрольное число, извлекаемое из блока 1 посто нной пам ти, представл ет собой сумму по

тому же модулю всех предшествующих слов, считанных из пам ти команд системы . Если результат суммировани  совпадает с контрольным числом, то делаетс  вывод, что программа работает верно.В противном случае фиксируетс  нарушение нормального исполнени  программы.

Рассмотрим работу предпагаемого устройства на некотором шаге программы . Пусть в результате исполнени  предыдущего шага в регистре 3 накопилось некоторое число. Код указанного числа поступает на первый вход схемы 4 сравнени , В процессе реализации текущего шага на адресный вход устройства и, следовательно , на вход блока 1 посто нной пам ти подаетс  адрес, по которому в микропроцессорной системе из пам ти команд извлекаетс  очередное слово

программы. Это обеспечивает по вление на выходе блока 1 посто нной пам ти соответствующего контрольного числа. Схема 4 сравнени  сравнивает контрольное число с числом, наход 

3

рый поступае7 на второй вход первог элемента И 5. Поскольку элемент И 5 заперт, то выход устройства в этом случае не возбуждаетс , что свидетельствует об отсутствии ошибки.

Одновременно с сигналом чтени  пам ти команд на информационный вхо устройства подаетс  очередное слово программы,код которого суммируетс  сумматором 2 с числом, наход щимс  в регистре 3. В момент окончани  синала чтени  пам ти команд результат суммировани  с выхода сумматора 2 зноситс  в регистр 3, в котором он запоминаетс  до следующего цикла чтени  очередного слова программы и пам ти команд системы. При записи в регистр 3 нового значени  равенство чисел на входах схемы 4 сравнени  нарушаетс  и она выдает сигнал, отпирающий элемент И 5. Но так как в это врем  сигнал на втором его вход уже отсутствует, это не приводит к формированию сигнала на выходе этог элемента И 5,

На следующем шаге программы устройством выполн ютс  аналогичные действи  и т.д. В результате регистр 3 в совокупности с сумматором 2 осуществл ет последовательное накопление кодов, каждый из которых несет информацию о реализации всех предьщу- 1ЦИХ шагов программы (хранит предысторию процесса), а также прогнозирует по вление следующего контроль ноге числа на выходе блока 1 посто нной пам ти. При правильной работе программы контрольные числа всегда совпадают с прогнозируемыми, в ре- зультате чего на выходе устройства никогда не по вл етс  сигнал, сви- детельствующий о сбое программы.

Нарушение нормального хода программы может быть вызвано, например, сбоем счетчика команд в микропроцессоре или отказом адресных линий в шине адреса, что приводит к искажению информации на шине адреса и нарушению последовательности выбора команд, либо к отказу  чеек пам ти команд или отказу линий св зи в шине данных, что приводат к чтению неверных кодов команд (слов программы) из пам ти команд системы.

Предлагаемое устройство обеспечивает вы вление подобных нарушений нормального хода программы. Действительно , при искажении информации на

5

0

5

0

5

0

5 0

адресной шине микропроцессорной системы (адресном входе устройства) из блока 1 посто нной пам ти извлекаетс  контрольное число, не соответствующее верному состо нию регистра 3. При искажении информации на шине данных микропроцессорной системы (информационном входе- устройства) состо ние регистра 3 не соответствует верному контрольному коду на вы- хходе блока 1 посто нной пам ти. В обоих случа х схема t сравнени  фиксирует неравенство чисел на ее вхо- , дах и открывает элемент И 5, В результате в момент действи  на управл ющем входе устройства сигнала чтени  пам ти команд на выходе первого элемента И 5 и, соответственно, на выходе устройства по вл етс  сигнал ошибки, который свидетельствует о нарушении нормального хода программы. Однако подобным образом устройство функционирует трлько при воспроизведении линейных, а также ветв щихс  участков программ, не содержащих точек схода (сли ни ) ветвей, В этом

1 случае каждому слову из пам ти команд

микропроцессорной системы может быть поставлено в соответствие только одно контрольное число. Указанное обсто тельство как раз и дает возможность вычислить и разместить заранее в блоке 1 посто нной пам ти устройства массив контрольньк чисел, а затем использовать их.

Однако реальные програмкы, как правило, имеют более сложные структуры и содержат точки схода ветвей. В указанных точках значени  контрольных чисел завис т от того, по какой траектории бьша реализована программа. В общем случае контрольные числа, полученные при прохождении различных траекторий, не совпадают . Это приводит к тому, что каждой точке схода должно быть поставлено в соответствие несколько контрольных чисел. Эти числа должны выбиратьс  в конце реализации соответствующих ветвей и размещатьс  по одному адресу блока 1 посто нной пам ти , что невозможно. При невыполнении же этого требовани  устройство фиксировало бы нарушение хода про- 5 граммы, хот  такого нет.

Дл  устранени  указанного противоречи  в предлагаемом устройстве точки схода ветвей программы отмечаютс  нулевыми контрольными числами. Нулевые числа хран тс  в блоке 1 посто нной пам ти по тем адресам, которые возбуждаютс  в пам ти команд микропроцессорной системы при про- хождении программой точек схода. Таким образом, в процессе воспроизведени  программы в каждый момент генерации системой адреса точки схода на выходе блока 1 посто нной пам ти формируетс  нулевое число. Указанное число поступает на вход дешифратора 6. Депгафратор 6 построен так, что его выход возбуждаетс  только в данном случае, а именно - при нулевом состо нии входа. В результате на первый вход второго элемента И 7 с выхода дешифратора 6 подаетс  сигнал, свидетельствующий о прохождении программой точки схода, В момент деист- ВИЯ на управл ющем входе устройства сигнала чтени  пам ти команд второй элемент И 7 открьшаетс , что вызывает по вление импульса на входе сброса регистра 3. В результате на выход последнего устанавливаетс  нулевой код. Поскольку указанный.код соответствует считываемому из блока 1 посто нной пам ти контрольному числу ошибка (ложна ) не фиксируетс  и вы- ход устройства не возбуждаетс .

В дальнейшем работа устройства не отличаетс  от описанной. Кроме того, описанный механизм используетс  при начальном запуске устройства. Дл  этогр достаточно по пусковому адресу программы разместить в блоке 1 посто нной пам ти нулевое число. Тогда пр пуске программы указанный механизм

Редактор К.Волощук Заказ 1150/48

Составитель И.Сигалов Техред А.Кравчук

Корректор

Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035,-Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

срабатывает и осуществл етс  самозапуск устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  хода программ , содержащее блок посто нной пам ти , сумматор, регистр, схему сравнени  и первъгн элемент И, причем выход первого элемента И  вл етс выходом контрол  устройства, инверсный выход равенства схемы сравнени  соединен с первым входом первого элемента И, вход признака команды устройства соединен с входом разрешени  записи регистра и вторым входо первого элемента И, вход кода команд устройства соединён с входом первого операнда сумматора, выход которого соединен с информационным входом регистра, выход регистра соединен с входом первого а1)авниваемого числа схемы сравнени  и с входом второго операнда сумматора, адресный вход З стройства соединен с адресным входом блока посто нной пам ти, выход которого соединен с входом второго сравниваемого числа схемы сравнени , отличаю, щеес  тем, что, с целью упрощени  устройства, в него введены дешифратор и второй элемент И, причем выход блока посто нной пам ти соединен с входом дешифратора , выход которого соединен с первым входом второго элемента И, вход признака команды устройства соединен с вторым входом второго элемента И, выход которого соединен с входом начальной Установки регистра.

   Корректор М.Самборска