SU1295507A1 - Digital stochastic filter - Google Patents
Digital stochastic filter Download PDFInfo
- Publication number
- SU1295507A1 SU1295507A1 SU853936856A SU3936856A SU1295507A1 SU 1295507 A1 SU1295507 A1 SU 1295507A1 SU 853936856 A SU853936856 A SU 853936856A SU 3936856 A SU3936856 A SU 3936856A SU 1295507 A1 SU1295507 A1 SU 1295507A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- information
- block
- filter
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано в стохастических оптимальных системах автоматического управлени и вычислительных сет х. Цель изобретени - повьшение быстродействи . Поставленна цель достигаетс за счет того, что оптимальный фильтр содержит (N-1) блок 1 , - 1 , вьде- лени наименьшего числа, N блоков посто нной пам ти, демульти- плексор 3, элемент И 6, счетчик 4, синхронизатор 5 и соответствующие св зи между узлами фильтра, 2 нл.The invention relates to the field of computer technology and can be used in stochastic optimal automatic control systems and computer networks. The purpose of the invention is to increase the speed. This goal is achieved due to the fact that the optimal filter contains (N-1) block 1, -1, the smallest number, N permanent memory blocks, demultiplexer 3, element 6, counter 4, synchronizer 5 and corresponding connections between filter nodes, 2 nl.
Description
Изобретение относитс к специализированной вычислительной технике и может быть использовано в стохастических оптимальных системах автоматического управлени и вычислительных посто нной пам ти, где происходит ихThe invention relates to specialized computing and can be used in stochastic optimal systems of automatic control and computational permanent memory, where they occur.
сет х.set x.
Цель изобретени - повышение быстродействи ,The purpose of the invention is to increase speed,
На фиг.1 представлена функциональумножение на р-разр дньй код соответ- ствукщего весового коэффициента а. Дл синхронизации сигналов на входахFigure 1 shows the multiplication functional by the p-bit dny code of the corresponding weighting factor a. To synchronize input signals
2020
блоков .ц.,) вьщелени наименьшего на схема фильтра; на фиг.2 - синхро-fO числа врем задержки в схеме 2 (M-OI низатор.задержки выбрано равным i(lbt-T ),blocks. c.,) at least the minimum on the filter circuit; figure 2 - syncro-fO number delay time in circuit 2 (M-OI nizator.delay selected equal to i (lbt-T),
Фильтр (фиг.1) содержит блоки i 1,2,...,N-2, где t - врем за- 1 д - 1 (j-- вьщелени наименьшего числа, держки блока выделени наименьшего блоки 2.- 2|,посто нной пам ти,де- числа. Так как последовательное сое- мультиплексор 3, счетчик 4, синхрони-15 динение блоков ..IM реализует затор 5, элемент И 6 и информационный . процедуру выбора наименьшего числа вход 7.The filter (Fig. 1) contains blocks i 1,2, ..., N-2, where t is the time in 1 d - 1 (j-- in the smallest number, holding the selection box of the smallest blocks 2.- 2 |, fixed memory, decad. As a serial co-multiplexer 3, counter 4, synchronization-15, block dinging ..IM implements mash 5, element 6, and informational procedure for selecting the smallest number of input 7.
Синхронизатор 5 (фиг.2) содержит тактовый генератор 8, элемент И 9, Т-разр дный регистр 10 сдвига, RS- триггер 11 и делитель 12 частоты.The synchronizer 5 (FIG. 2) contains a clock generator 8, an AND 9 element, a T-bit shift register 10, an RS trigger 11, and a frequency divider 12.
Фильтр работает следуюш;им образом.The filter works in the following way.
Случайна последовательность N 1-разр дных чисел с известным веро тностным распределением и частотой следовани с входа 7 устройства поступает на вход элемента И 6. На другой вход элемента И 6 поступают синхроимпульсы с третьего выхода 5з синхронизатора 5 (через элемент И 9 с выхода тактового генератора 8), обеспечива хронированное поступление входной последовательности на информационный вход демультиплексора 3.A random sequence of N 1-bit numbers with a known probability distribution and the following frequency from input 7 of the device enters the input of element AND 6. At the other input of element And 6, clock pulses come from the third output 5 of synchronizer 5 (through element And 9 from the output of the clock generator 8), providing a timed arrival of the input sequence to the information input of the demultiplexer 3.
-Одновременно импульсы с выхода такто-35 .., ° : ° вого генератора 8 через элемент И 9, на второй вход которого поступает единичный сигнал с нулевого выхода RS-триггера 11 (в исходном состо нии RS-трйггер 11 обнулен), поступают на 40 прохождени через элемент И 6 и де- вход делител 12 частоты (коэффици- мультиплексор 3 какой-либо информации ант равен 1/1). С выхода делит.ел 12 Д окончани формировани кода на вы- 4acTofu (т.е. первого выхода 5 син- .е блока 1, . По окончании форми- хронизатора 5) импульсы поступают на ровани числа на выходе устройства счетный вход счетчика 4. Код с выхо- 45 выхода регистра 10,-At the same time, pulses from the output of the clock-35 .., °: oscillator 8 of the generator 8 through the element 9, to the second input of which a single signal comes from the zero output of the RS flip-flop 11 (in the initial state RS-trigger 11 is reset), go to 40 passing through the element 6 and the frequency divider 12 (the multiplexer factor 3 of any information ant is equal to 1/1). From the output of the split 12 D of the completion of the code formation to the 4acTofu (i.e., the first output 5 of the syn. Block 1,. At the end of the shape-chroniser 5), the pulses go to the number of the output of the device, the counting input of the counter 4. The code from the 45 output register 10,
из выходной выборки заданного объема N, то на выходе (N-1)-ro блока 1 выделени наименьшего числа формируетс в (1+р-1)-разр дном коде число с требуемым законом распределени .from the output sample of a given volume N, then at the output (N-1) -ro of the allocation unit 1 of the smallest number a number is formed in the (1 + p-1) -discharge code with the required distribution law.
Дл повьштени помехоустойчивости работы через врей 1 at с 1-го выхода регистра 10 сдвига (в начальный момент в первый разр д регистра 10 сдвига записана 1, а в остальные - О),To increase the noise immunity of operation through the 1 at time from the 1st output of the shift register 10 (at the initial moment, 1 is written to the first bit of the shift register 10, and the rest is O),
Т 1р +t rrT 1p + t rr
N1-1гдеN1-1 where
1)one)
&t& t
,o«St, o “St
-знак целевого числа;- sign of the target number;
-врем задержки блоков 10 и 11,-time delay blocks 10 and 11,
снимаетс сигнал, перевод щий RSзапрещаетс прохождение импульсов с вькода тактового генератора 8 через элемент И 9.the signal is removed, the translator RS prohibits the passage of pulses from the code of the clock generator 8 through the AND 9 element.
Тем самым исключаетс возможностьThis eliminates the possibility
дов счетчика 4 поступает на входы 3 -З управлени коммутацией демультиплексора 3 1 xN. Дл синхронизации сигналов управлени на входах 3, -3,t и информационных сигна- 50 лов на информационном входе демультиплексора 3 врем задержки tj, элемента И 6 выбираетс равным t + ut, где tj - врем задержкиThe counter 4 is supplied to inputs 3 through 3 of the switching control of the demultiplexer 3 1 xN. To synchronize the control signals at the inputs 3, -3, t and information signals at the information input of the demultiplexer 3, the delay time tj, element 6 is set equal to t + ut, where tj is the delay time
,C.l-|.-ilP-tiJl |,N.l+p-1 +, C.l- |.-IlP-tiJl |, N.l + p-1 +
JjjLb.±bjlJjo -li, itJjjLb. ± bjlJjo -li, it
где С - любое целое число, обеспечивающее данное неравенство; снимаетс сигнал, поступающий на R- вход RS-триггера 11 - RS-триггер 11where C is any integer providing this inequality; the signal coming to the R input of the RS flip-flop 11 is removed - the RS flip-flop 11
i-ro блока; &t - временной интервал 55 переводитс 7з исходное (нулевое) по- спедовани импульсов входной после- ложение (одновременно этот сигнал довательности, равный также интервалу через второй выход 5, с.инхронизатора следовани самих 1-разр дных входных 5 поступает на тактовые входы блоков кодовых последовательностей (чисел). .. выделени наименьшего чисС выходов 1,2N демультиплексора 3 1-разр дные кодовые последовательности поступают на входы соот ветствующих блоков 2, 22,,,.,2„i-ro block; & t - time interval 55 is transferred to the initial input (zero) pulse input pulse (this coherence signal, which is also equal to the interval through the second output 5, s.the synchronizer of the 1-bit input 5 itself, goes to the clock inputs of the code blocks). sequences (numbers) ... allocation of the smallest чисS outputs 1,2N demultiplexer 3 1-bit code sequences are fed to the inputs of the corresponding blocks 2, 22 ,,,., 2 "
умножение на р-разр дньй код соответ- ствукщего весового коэффициента а. Дл синхронизации сигналов на входахmultiplication by the p-bit dny code of the corresponding weight coefficient a. To synchronize input signals
i 1,2,...,N-2, где t - врем за- держки блока выделени наименьшего числа. Так как последовательное сое- динение блоков ..IM реализует процедуру выбора наименьшего числа i 1,2, ..., N-2, where t is the delay time of the smallest allocation unit. Since the sequential connection of the blocks ..IM implements the procedure for selecting the smallest number
из выходной выборки заданного объема N, то на выходе (N-1)-ro блока 1 выделени наименьшего числа формируетс в (1+р-1)-разр дном коде число с требуемым законом распределени .from the output sample of a given volume N, then at the output (N-1) -ro of the allocation unit 1 of the smallest number a number is formed in the (1 + p-1) -discharge code with the required distribution law.
Дл повьштени помехоустойчивости работы через врей 1 at с 1-го выхода регистра 10 сдвига (в начальный момент в первый разр д регистра 10 сдвига записана 1, а в остальные - О),To increase the noise immunity of operation through the 1 at time from the 1st output of the shift register 10 (at the initial moment, 1 is written to the first bit of the shift register 10, and the rest is O),
Т 1р +t rrT 1p + t rr
N1-1гдеN1-1 where
1)one)
&t& t
,o«St, o “St
-знак целевого числа;- sign of the target number;
-врем задержки блоков 10 и 11,-time delay blocks 10 and 11,
снимаетс сигнал, перевод щий .., ° : ° прохождени через элемент И 6 и де- мультиплексор 3 какой-либо информации Д окончани формировани кода на вы- .е блока 1, . По окончании форми- ровани числа на выходе устройства выхода регистра 10,a signal is removed that translates .., °: ° passing through an AND 6 element and a multiplexer 3 of any information before terminating the generation of a code on the output unit 1,. Upon completion of the formation of the number at the output of the register output device 10,
запрещаетс прохождение импульсов с вькода тактового генератора 8 через элемент И 9.the passage of pulses from the code of the clock generator 8 through the element 9 is prohibited.
Тем самым исключаетс возможностьThis eliminates the possibility
,C.l-|.-ilP-tiJl |,N.l+p-1 +, C.l- |.-IlP-tiJl |, N.l + p-1 +
JjjLb.±bjlJjo -li, itJjjLb. ± bjlJjo -li, it
где С - любое целое число, обеспечивающее данное неравенство; снимаетс сигнал, поступающий на R- вход RS-триггера 11 - RS-триггер 11where C is any integer providing this inequality; the signal coming to the R input of the RS flip-flop 11 is removed - the RS flip-flop 11
ла, привод их в исходное состо ние), работа устройства повтор етс .la, drive them back to the initial state), the operation of the device is repeated.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853936856A SU1295507A1 (en) | 1985-08-05 | 1985-08-05 | Digital stochastic filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853936856A SU1295507A1 (en) | 1985-08-05 | 1985-08-05 | Digital stochastic filter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1295507A1 true SU1295507A1 (en) | 1987-03-07 |
Family
ID=21191736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853936856A SU1295507A1 (en) | 1985-08-05 | 1985-08-05 | Digital stochastic filter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1295507A1 (en) |
-
1985
- 1985-08-05 SU SU853936856A patent/SU1295507A1/en active
Non-Patent Citations (1)
Title |
---|
Титце У., Шенк К. Полупроводникова схемотехника.- М.: Мир, с.429. Авторское свидетельство СССР № 1170463, кл. G 06 F 15/353, Н 03 Н 21/00, опублик.1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1295507A1 (en) | Digital stochastic filter | |
RU2022332C1 (en) | Orthogonal digital signal generator | |
SU693359A1 (en) | Cycle generator | |
SU1439587A1 (en) | Priority device | |
SU1665526A1 (en) | Digital data receiving device | |
SU1511851A1 (en) | Device for synchronizing pulses | |
SU1356251A1 (en) | Device for separating cycle synchronization signal | |
SU657435A1 (en) | K-digit pulse-phase adder | |
SU1341727A2 (en) | Cycle synchronization device | |
SU1427370A1 (en) | Signature analyser | |
SU1790035A1 (en) | Multichannel digital communication system | |
SU1363214A1 (en) | Device for forming remainder by random modulus from number | |
SU1283980A1 (en) | Serial code-to-parallel code converter | |
SU1236384A1 (en) | Digital frequency meter | |
SU1443002A1 (en) | Device for swift walsh-adamar transform | |
SU1536399A1 (en) | Device for multiplication of matrices | |
SU838701A1 (en) | Device for forming shortest path in digital communication system | |
SU1480146A1 (en) | Device for shaping phase-manipulated signals | |
SU1363479A1 (en) | Apparatus for shaping international no. 2 telegraph code | |
SU949823A1 (en) | Counter | |
SU1765812A1 (en) | Computing system synchronizing device | |
SU1273924A2 (en) | Generator of pulses with random duration | |
SU1304079A1 (en) | Buffer storage | |
SU1751797A1 (en) | Data receiving device | |
SU1256162A1 (en) | M-sequence generator |