SU1290515A1 - Программируемый делитель частоты - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Может быть использовано, в системах автоматики в качестве делител  частоты на любой вещественный /v/yyv/v / V/ °F коэффициент делени , в устройствах синхронизации, а также в цифровых синтезаторах частоты. Цель изобретв : НИН - упрощение устройства при сохранении быстродействи  и диапазона коэффициентов делени . Дл  достижени  поставленной цели введен блок вычитани  импульса 1, образованы новые функциональные св зи. того, устройство содержит делитель 2 частоты с переменным коэффициентом делени , элемент 3 сравнени  кодов, счетчик 4 импульсов, шины 5 опорной частоты, 6 и 7 кодов, вЪкодну 8. Блок i содержит триггер, три элемента И. 2 ил. . /V / ffk. CD о сл

Description

Изобретение oTHocHfcH к импульсной технике и может быть использовано в системах автоматики в качестве делител  частоты на любой вещественный коэффициент делени , в устройствах синхронизации, а также в Цифровых синтезаторах частоты.

Цель изобретени  - повышение на- дежности устройства при сохранении быстродействи  и диапазона коэффициентов делени .

На фиг. 1 приведена электрическа  структурна  схема программирую- мого делител  частоты на фиг. 2 - электрическа  функциональна  схема блока вычитани  импульса..

Программируемый делитель частоты содержит блок 1 вычитани  импульса, делитель 2 частоты с переменным коэффициентом делени , элемент 3 сравнени  кодов, счетчик 4 импульсов, шину 5 опорной частоты, шины б и 7 кодов соответственно дробной и целой частей коэффициентов делени  и выходную шину 8, при этом шина 5 опорной частоты соединена с первым входом блока 1 вычитани  импульса. Выход блока 1 вычитани  импульса соединен с тактовым входом делител  2 частоты с переменным коэффициентом делени . Шина 7 кода целой части коэффициента делени  соединена с ийформадаонными входами делител  2 частота с переменным коэффициентом делени . Выход делител  2 частоты с переменным коэффициентом делени  соединен с выходной шиной 8, вторым входом блока 1 вычитани  импульса и входом счетчика 4 импульсов. Выходы счетчика 4 импульсов соединены с первой группой входов элемента 3 сравнени  кодов. Шина 6 кода дробной части коэффициента делени  соединена с второй группой входов элемен- та 3 сравнени  кодов, выход которого соединен с третьим входом блока 1 вычитани  импульса.

Блок 1 вычитани  импульса .начен дл  выработки выходной rj , значение которой прибли к величине опорной частоты-F число импульсов определ етс  шением: /., N. . если Т.

N.

Тл

N

Рл

если

Тд

где N,

- число импульсов опорной частоты: Р„ г

N - число импульсов выходной

° час-тоты F ; Tj - состо ние триггера 9 блока 1 вычитани  импульса (см. фиг, 2).

Блок 1 вычитани  импульса 1 содержит триггер 9, первый 10, второй 11 и третий 12 элементы И, первый 13, второй 14 и третий 15 входы и выход 16, Первый вход 13 опорной частоты соединен с первыми входами элементов И 11 и 12;управл ющий и разрешам- щий входы 14 и 15 соединены соответственно с первым и вторым входами элемента И 10, Выход элемента И 10 соединен с установочным входом единицы триггера 9. Единичный и нулевой выходы триггера 9 соединены с вторыми входами элементов И 11 и 12 соответственно . Выход второго элемента И t1 соединен с установочным входом нул  триггера 9, Выход эле мента И 12  вл етс  выходом 16 блока 1.

Программируемый делитель частоты работает следующим образом.

За исходное состо ние программи- руемог о делител  частоты принимают состо ние, при котором триггер 9 блока 1 находитс  в нулевом состо нии, в делителе 2 находитс  (двоичный) код целой части коэффициента делени  N, ,

Импульсы входной частоты Р„, поступающие с шины 5, через элемент 12 5 блока 1 поступают на тактовый вход ;р;елител  2. Формирование выходного импульса F,

0

5

0

делител  2 осуществл етс  в соответствии с выражением:

Т , где

41

5

L - период следовани  входной частоты Б (на шине 5) ;

Nц - код целой части коэффициента делени  (на шине 7).

Импульсы с частотой г с выхода делител  2 поступают на йход счетчика 4 и на второй вход блока 1,

Если сумма кода на выходах счетчика 4 и к ода дробной части коэффициента делени  N,

1д присутствующего на шине 6, больше величины К, то на выходе элемента 3 присутствует вы- 5 сокий потенциал, разрещающий прохождение через элемент 10 выходного импульса F делител  2 на единичный вход триггера 9 блока 1. Выходной импульс К делител  2 осуществл ет

3

в этом случае установку триггера -9 в единичное состо ние. Высокий потенциал единичного выхода триггера 9 запрещает прохождение через элемент 12 очередного импульса опор- ной частоты F на тактовый вход делител  2 и разрешает прохождение через элемент 12 импульса опорной частоты F , который устанавливает триггер 9 в нулевое состо ние. Та- КИМ образом, в случае установлени  триггера 9 в единичное состо ние выходной импульс FJ делител  2 формируетс  спуст  врем 

2 . .

. (N

ц-

1).

: Если сумма кода на выходах счет- 1чика 4 и кода дробной части коэффициента делени  N меньше или равна величине К, то на выходе элемента 3 присутствует низкий потенциал, запрещающий прохождению через элемент 10 выходного импульса F делител  2 на единичный вход триггера 9. В этом случае выходной импульс F. делител  2 формируетс  с периодом Т .

Таким образом, программируемьш делитель частоты осуществл ет деление опорной частоты F , определ е- мой выражением:

. ГТо (N, + 1), если N N,,,;

То , если N хНд,;

где текущий код счетчика 4.

.Среднее значение периода следовани  выходной частоты Fj программируемого делител  частоты, определ емое как математическа  средн   величина периодов за врем , возвра- та устройства в исходное состо ние Т КТ„ , определ етс  выражением

803ВР It

2CP

Т„- (N. + J ),

а среднее значение выходной -часто- ты FJ определ етс  формулой:

F

о

1

N N + к

где N - код целой части, коэффициента делени J N код дробной части коэффи циента делени ; К - коэфиициент пересчета счетчика 4.

Неравномерность формировани  выходной частоты программируемого делител  частоты за врем  возврата уст15 4

ройства в исходное состо ние определ етс  формулой:

ьТ Т„ Т„1

, N,,(N,.-b 1) Т„

N,,

Ч и,4 ,1 Ц

Быстродействие программируемого делител  частоты складьгааетс  из быстродействи  функциональных устройств и. определ етс  .выражением:

ПАЧ раепРА fr

где tnj , t - врем  задержки логического элемента и триггера соответствено;

-раепрА врем -распространени сигнала от входа до выхода делител  2. Объем аппаратурных затрат устройства определ етс  формулой:

.Q

лрелл.чстр

Ы

Q,

где Q. - аппаратурные затраты

i-ro элемента устройства. , Аппаратурные затраты i-ro элемента данного устройства соответственно определены вьфажени ми;

апрсАл

Q

1Изв

0

5

0

Q Q

АПРвЛЛ

0

5

4«jb

О 8п (е.о. по KBайну):

ЗПРвА.

гиъв (е.о; по Квайну)-{ QinpeAv QT. + 3Q, ; .

1пРеАЛ- 2иъ& anPiA-A ШРйАл Qa«j6

где Q - объем аппаратурных затрат i-ro элемента предлагаемого устройства; QinjB объем аппаратурных затрат i-ro элемента известного устройства; . п - разр дность схемы сравнени  предлагаемого устройства и сумматора известного устройства; тг, Члэ ййпаратурные затраты, определ емые в единицах оборудовани , соответственно триггера и логического элемента .

Claims (1)

1. Формула изобретенииПрограммируемый делитель частоты, содержащий делитель частоты с переменным коэффициентом делени , выход которого соединен с выходной шиной и входом счетчика импульсов, выходы

   которого соединены с первой группой входов элемента сравнени  кодов, втора  группа входов которого соединена с шиной кода дробной части коэффициента делени , шину кода целой части коэффициента делени  и шину опорной частоты, отличающий- с   тем, что, с целью повьшени  надежности при сохранении быстродействи  устройства, в него введен блок

   12905156

   вычитани  импульса, первый .вход которого соединен с шиной опорной частоты , второй вход - с выходной шиной , третий вход - с выходом элемента сравнени  кодов, выход - с тактовым входом делител  частоты с переменным коэффициентом делени , информационные входы которого соединены с шиной кода целой части коэффициента делени .

   10

   т

   фиг.2