SU1287159A1 - Устройство дл приоритетного прерывани - Google Patents

Устройство дл приоритетного прерывани Download PDF

Info

Publication number
SU1287159A1
SU1287159A1 SU853902371A SU3902371A SU1287159A1 SU 1287159 A1 SU1287159 A1 SU 1287159A1 SU 853902371 A SU853902371 A SU 853902371A SU 3902371 A SU3902371 A SU 3902371A SU 1287159 A1 SU1287159 A1 SU 1287159A1
Authority
SU
USSR - Soviet Union
Prior art keywords
address
input
output
interrupt
inputs
Prior art date
Application number
SU853902371A
Other languages
English (en)
Inventor
Виктор Иванович Корнейчук
Андрей Григорьевич Накалючный
Владимир Петрович Тарасенко
Ярослав Иванович Торошанко
Евгений Михайлович Швец
Original Assignee
Предприятие П/Я А-1221
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1221 filed Critical Предприятие П/Я А-1221
Priority to SU853902371A priority Critical patent/SU1287159A1/ru
Application granted granted Critical
Publication of SU1287159A1 publication Critical patent/SU1287159A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  организации прерывани  в микро-ЭВМ. Устройство дл  приоритетного прерьтани  обеспечивает непосредственный переход на подпрограмму обслуживани  запроса прерывани , записанную в посто нной пам ти микро-ЭВМ, путем выбора младшего и старшего байтов адреса этой подпрограмм из блока пам ти. При этом отпадает необходимость в формировании дополнительного перехода по адресу, где размещена подпрограмма обслуживани  прерьшани . Устройство дл  приоритетного прерывани  содержит дешифратор адреса 1 (п+1) блоков приоритетного прерьшани  2 (РПП), магистральный усилитель 8, п блоков .пам ти 9, дешифратор 10, регистр адреса П, два элемента ИЛИ 12 и 13 и распределитель импульсов 14. При обслуживании запроса прерывани  по коду, вьщаваемому ведущим БПП, выбираютс  ведомый БПП и блок пам ти, соответствующий этому БПП. Адрес  чейки блока пам ти, в которой запи« (Л

Description

tc
00
ел
со
сан первый байт адреса подпрограммы обслуживани  прерывани , поступает из активизированного БПП и записываетс  в регистр адреса, здесь же происходит инкрементировайие адреса
дл  выбора второго байта адреса подпрограммы . Работа отдельных узлов устройства тактируетс  импульсами, поступающими от распределител  импульсов . 1 ил., 1 табл.
1
Изобретение относитс  к вычислительной технике и может быть использовано дл  организации прерываний в микро-ЭВМ.
Целью изобретени   вл етс  расширение функциональных возможностей за счет формировани  абсолютного адреса подпрограммы обслуживани  прерывани .
На чертеже изображена структурна  схема предлагаемого устройства-дл  приоритетного прерывани .
Устройство содержит дешифратор 1 адреса, п блоков приоритетного прерывани  (БПП) 2,.п, магистраль 3 управлени , содержащую шины Запись , Чтение, Признак адреса, Обслуживание прерывани , входы 4 запросов , выход 5 прерывани  устройства, информационный вход-выход 6 устройства , вход 7 адреса, магистральный усилитель 8, п-1 блоков пам ти 9.1- 9.П-1, дешифратор 10, регистр 11 .адреса, первый и второй элементы ИЛИ 12 и 13 и распределитель 14 импульсов .
Блок приоритетного прерьтани  может быть вьтолнен на базе микросхемы программируемого блока приоритетного прерьшани , производ щей переход на подпрограмму обслуживани  прерьшани  с помощью команды типа CALL , , где CALL - команда, передаваема  по прерьшанию; А - младший байт адре- :Са; А- - старший байт адреса подпрограммы обработки на прерывание (например, микросхема К580ИК59).
Устройство работает следующим образом .
В исходном состо нии в блоки 9.1- 9.п-1 пам ти по четным адресам, начина  с нулевого, записаны младшие байты адресов подпрограммы обслуживани  запросов на прерывание, а по нечетным - соответствующие старшие байты
адресов. Здесь считаетс , что адреса пам ти представл ют собой двухбайтные числа. В распределителе 14 импульсов , в случае его выполнени  на кольцевом регистре записан код 001. Единица находитс  в старшем разр де.
Перед началом работы устройства дл  прерывани  производитс  програмJQ мирование всех БПП 2.1-2.П путем записи в них управл ющих слоев. Во врем  программировани  БПП 2,1 (,n) осуществл етс  его выборка с помощью дешифратора 1 адреса, на который по
15 входу адреса устройства поступает адрес БПП 2.1. При этом под воздействием управл ющих.сигналов, поступающих по магистрали 3 управлени  в БПП 2.1, записываютс  управл ющие
20 слова. Причем запись информации в БПП 2.1 производитс  непосредственно с информационного вх9Да-выхода 6 устройства , а в остальные - через магистральный усилитель 8, который откры25 Баетс  только во врем  обращени  к БПП 2, 2-2 .п под воздействием единичног сигнала, поступающего с выхода элемента ИЛИ 13 на второй управл ющий вход. Направлением передачи информаЗОции через магистральный усилитель 8 управл ет сигнал записи, поступающий с магистрали 3 управлени  на первый управл ющий вход. Как правило программирование БПП производитс  послеЗздовательной записью трех управл ющих слов. После программировани  всех БПП устройство прерывани  готово к работе.
40
45
Запросы на прерывание поступают на входы 4 запросов, С поступлением одновременно нескольких запросов на прерывание на входы 1-го БПП 2.1 в нем согласно установленному режиму обслуживани  запросов, заданного управл ющими словами, выдел етс  наиболее приоритетный запрос, В резуль
тате этого, в БПП 2.J формируетс  выходной сигнал прерывани , который поступает на- i-й вход БПП 2.1, Б БПП 2.1 в соответствии с заданным режимом работы, определ етс  наиболее приоритетный запрос на прерывание и на выходе 5 прерывани  устройства по вл етс  единичный сигнал. В ответ на поступающий запрос на пре- рьюание, по шине сигнала обслуживани  прерывани , вход щей в состав магистрали 3 управлени , поступают первый, второй и третий сигналы обслуживани  прерьшани  (СОП). С приходом первого СОП БППП 2.1 выдает на информационный вход-выход 6 код команды, обеспечивающей обращение к подпрограмме обслуживани  прерывани  а на выходы выбора соединени  поступает номер БПП 2.1, на вход которого поступил наиболее приоритетный з.а- прос на прерьшание., осуществл   тем самым его выборку. С приходом второго СОП, выбранный БПП 2.1 выдает адрес входу, на который поступил наиболее приоритетный запрос на прерывание . Этот адрес записываетс  в регистр 11 адреса при наличии на первом выходе распределител  14 импульсов единичного сигнала, по вл ющегос  с поступлением второго СОП. Работа распределител  14 импульсов по сн етс  таблицей.
Выдача кода, записанного в кольцевом сдвиговом регистре, разрешаетс  только во врем  действи  СОП,
Единичный сигнал с первого выхода распределител  14 импульсов чеfO
15
0
25
рез первый элемент ИЛИ 12 поступает на управл ющий вход дешифратора 10 при этом осуществл етс  дешифраци  кода, поступающего с выходов выбора соединени  БПП 2.. При по влении единичного сигнала на 1-ом выходе дешифратора 10 производитс  выборка соответствующего блока пам ти 9,1 и чтение информации из  чейки этого блока пам ти, по адресу, записанному в данный момент времени в регистре 11 адреса, на информационный вход-выход 6 вьщаетс  младший байт адреса, по которому записана подпрограмма обработки прерывани , С поступлением третьего СОП на втором выходе распределител  14 импульсов по вл етс  единичный сигнал, которьш поступает на второй управл ющий вход регистра 11 адреса, при этом его содержимое увеличиваетс  на единицу. После чего производитс  выборка старшего байта адреса подпрограммы обслуживани  запроса на прерывание аналогично выборке младшего байта. На этом работа устройства приоритетного прерьшани  по обслуживанию текущего запроса на прерывание завершаетс ,

Claims (1)

  1. ЗО Формула изобретени 
    Устройство дл  приоритетного прерывани , содержащее дешифратор адреса и п+1 блоков приоритетного прерывани  (, где k - число запросов на прерывание), входы записи, чтени , признака адреса и обслуживани  прерывани  которых соединены соответственно с входами записи, чтени , признака адреса и обслуживани  прерьшани  группы управл ющих входов устройства , информационные входы-выходы (п+1)-го блока приоритетного преры- йани  соединены с входом-выходом данных устройства, выход прерьшани  (п+1)-го блока приоритетного прерывани   вл етс  выходом прерьшани  устройства, выходы разрешени  считывани  (n+l)-ro блока приоритетного прерывани  соединены с входами разрешени  считьшани  остальных блоков приоритетного прерьшани , выходы прерывани  которых соединены с соответствующими входами запроса на прерывание (п+1)-го блока приоритетного прерьшани , выход дешифратора адреса соединен с соответствующим входом выборки 1-го (,.,,,п+1)-го блока приоритетного прерьшани , вход
    5
    0
    5
    512
    дешифратора адреса подключен к адресному входу устройства, входы запроса на прерывание п блоков приоритетного прерьшани   вл ютс  входами запросов на прерьюание устройства, отличающееес  тем, что, с целью расширени  функциональных .возможностей за счет формировани  абсолютного адреса программы обслуживани  прерьшани , в него введены магистральный усилитель, п блоков пам ти, дешифратор, регистр адреса, первый и второй элементы ИЛИ и распределитель импульсов, причем информационный вход распределител  им- пульсов подключен к входу обслуживани  прерывани  группы управл ющих входов устройства, первый выход распределител  импульсов соединен с первым входом записи регистра.адреса и первым входом первого элементаШ1И, выход которого соединен с входом разрешени  дешифратора, выходы разрешени  считывани  (п+1)-го блока приори596
    тетного прерьшани  соединены с информационными входами дешифратора, выходы которого соединены с соответствующими входами выборки соответствующих блоков пам ти, выход регистра адреса соединен с адресными входами блоков пам ти, выходы которых подключены .к входу-выходу данных устройства , вход записи магистрального усилител  соединен с входом записи группы управл ющих входов устройства, вход выборки магистрального усилител  соединен с выходом второго -элемента ИЛИ, входы которого соединены соответственно с первого по п-й выходами дешифратора адреса, входы-выходы данных п блоков приоритетного прерывани  соединены с первым входом- выходом магистрального усилител  и информационным входом регистра адреса , второй вход - выход магистрального усилител  соединен с входом - выходом данных устроцст- ва.
SU853902371A 1985-05-28 1985-05-28 Устройство дл приоритетного прерывани SU1287159A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853902371A SU1287159A1 (ru) 1985-05-28 1985-05-28 Устройство дл приоритетного прерывани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853902371A SU1287159A1 (ru) 1985-05-28 1985-05-28 Устройство дл приоритетного прерывани

Publications (1)

Publication Number Publication Date
SU1287159A1 true SU1287159A1 (ru) 1987-01-30

Family

ID=21179701

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853902371A SU1287159A1 (ru) 1985-05-28 1985-05-28 Устройство дл приоритетного прерывани

Country Status (1)

Country Link
SU (1) SU1287159A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1113803, кл. G 06 F 9/46, 1982. Горбунов В. П., Панфилов Д. И., Преснухин Д. П, Микропр оцессоры. Основы построени микро-ЭВМ. М.: Высша школа, 1984, с. 59, рис. 2.30 (б). *

Similar Documents

Publication Publication Date Title
US4183086A (en) Computer system having individual computers with data filters
KR900015008A (ko) 데이터 프로세서
SU1287159A1 (ru) Устройство дл приоритетного прерывани
US4747039A (en) Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units
US5504911A (en) Bus system servicing plural module requestors with module access identification
SU1417002A1 (ru) Устройство идентификации адреса периферийного модул
KR100207015B1 (ko) 인터페이스 칩 및 인터페이스 칩의 내부 레지스터 억세스 방법
SU1277120A1 (ru) Устройство дл коммутации периферийных устройств
US4833466A (en) Pulse code modulation decommutator interfacing system
SU1833870A1 (ru) Пpoгpammиpуemый kohtpoллep
SU1709293A2 (ru) Устройство дл ввода информации
SU1238091A1 (ru) Устройство дл вывода информации
SU1591030A2 (ru) Устройство для сопряжения двух электронно-вычислительных машин
RU1795558C (ru) Устройство дл ввода-вывода данных
SU1211738A1 (ru) Устройство дл распределени оперативной пам ти
SU1727126A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1113793A1 (ru) Устройство дл ввода информации
SU1151976A1 (ru) Устройство дл управлени обменом
SU1357967A1 (ru) Устройство сопр жени процессора с пам тью
US4587613A (en) Microprocessor control system with a bit/byte memory array
SU1057926A1 (ru) Многоканальное программно-временное устройство
SU1256196A1 (ru) Многоканальный счетчик импульсов
RU1837303C (ru) Устройство дл сопр жени ЭВМ с периферийными устройствами
SU798998A1 (ru) Ячейка пам ти дл буферного запо-МиНАющЕгО уСТРОйСТВА
SU1183976A1 (ru) Устройство для сопряжения электронно-вычислительной машины с индикатором и группой внешних устройств