SU1283990A1 - Система передачи дискретной информации с исправлением ошибок - Google Patents

Abstract

Изобретение относитс  к телеграфной св зи. Цель изобретени  - повьшение прмехоустойчивости передачи информации. Система содержит на передающей стороне: г-р, эл-т И, триггер управлени , делитель частоты , источник информации, два регистра сдвига, регистрирующий блок, блок накопителей , преобразователь кода. два шифратора, решающий блок (PJB) и выходной триггер, а на приемной стороне: г-р 15, эл-т И 16, входной триггер 17, три дифференцирук цих блока 18, 19 и 20, триггер 21 управлени , зл-т ИЛИ 22, три регистра сдвига 23, 24 и 28, блок синдромного исправлени  (БСИ) 25, два РБ 26 и 29 преобразователь кода 27, накопитель синдромов ошибок (НСО)ЗО, выходной согласующий -блок 31 и потребитель 32 информации. В РБ 29 провер етс  условие исправлени  ошибок и формируетс  синдром ошибок, по которому в БСИ 25 производитс  исправление ошибок в принимаемой кодовой комбинации. В НСО 30 хранитс  информаци  об ошибочно прин том знача- . щем моменте модул ции в кодовой информации. Цель достигаетс  введением БСИ 25, РБ 29 и НСО 30. 2 ил. (О

Description

00

ф ф

//г./

дых ид

Изобретение относитс  к телеграфной св зи и может быть использовано в системах передачи дискретной информации без обратной св зи.

Цель изобретени  - повышение помехоустойчивости передачи информации .

На фиг..1 представлена структурна  электрическа  схема передающей сторо ш,1 системы передачи дискретной информации с исправлением ошиббк} на фиг,2 - структурна  электрическа  схема приемной стороны системы передачи дискретной информации с исправлением ошибок.

Система передачи дискретной информации с исправлением ошибок содержит на передающей стороне: генератор 1, элемент И 2, триггер управлени  3, делитель частоты 4, источник информации 5, первый регистр сдвига 6, регистрирующий блок 7, блок накопителей 8, преобразователь кода 9,.первый и второй шифраторы 10 и П, решающий блок 12, второй регистр сдвига 13 и выходной триггер 14; на приемной стороне: генератор 15, элемент И 16, входной триггер 17, первый, второй и третий дифференцирующие блоки 18, 19 ч 20, триггер управлени  21, элемент ИЛИ 22, первый и второй регистры 23 и 24, блок синдромного исправлени  25. первьй решающий блок 26, преобразователь кода 27, третий регистр сдвига 28, второй решающий блок 29, накопитель синдромов ошибок 30, выходной согласующий блок 31, потребитель информации 32,

Система передачи дискретной информации с исправлением ошибок работает следующим образом.

Источник информации 5 на передающей стороне определ ет начало и конец передаваемого блока данных, С момента формировани  источником информации Сигнала Начало старт- стопной комбинации формируетс  сигнал , разрешающий запуск триггера управлени  3, При этом разрешаетс  прохождение импульсов с генератора через открытый элемент И 2 и дели-т тель частоты 4 на вход первого регистра сдвига 6,

Частота поступающих импульсов выбрана равной F, 1/с д , где Со - длительность единичного элемента простого кода. Информаци , вырабатыO

5

0

5

0

5

ваема  источником информации 5, в последовательном ви;;,е поступает на регистрирующий блок 7, который выполн ет одновременно регистрацию элементов кодовой комбинации и преобразование последовательности кода в параллельный. Преобразование осуществл етс  с помощью И1чпульсов I вырабатываемых распределителем передачи, т,е, первым регистром сдвига 6,

Сообщение в виде стартстопных комбинаций от источника информации 5 поступает на входы  чеек регистрирующего блока 7, За врем  цикла работы первого регистра сдвига 6 на п-х его выходах форми;руютс  импульсы регистрации , соответствующие средней части принимаемых от источника информации 5 единичных элементов, которые запоминаютс  блоком накопителей 8 в виде п тиэлементного кода МТК-2.

После поступлени  очередной кодовой комбинации кода МТК-2 информаци  в- параллельном виде с блока накопителей 8 поступает на вход преобразовател  кода 9.

Каждой кодовой комбинации исходного простого п тиэлементного кода присваиваетс  свой номер, С помощью преобразовател  кода 9 происходит дешифраци  блока накопителей 8 в одну из 32 возможных (преобразователь из п ти в тридцать две),

С помощью первого и второго шифраторов 10 и 11 производитс  преобразование в двухпозиционный i, j код

где местоположение i.

перехода

определ ет передаваемый кодовый символ .

Дл  целей исправлени  в канале вводитс  третий k-й переход, который вычисл етс  в решающем блоке 12 по алгоритму

А k (А, i + Ajj) mod А,,,

где коэффициенты А-, А; и А определ ютс  параметрами ошибок в канале св зи и требуемой верностью передачи .

Номер, соответствующий k-схеме пол рности, полученный в .результате вычислени  в решающем блоке 12, опре- дел ет номер  чейки третьего регистра сдвига 13, в которую следует записать единицу, С выхода элемента И 2 тактовые импульсы с частотой следовани  Fg I/a, где Л - единичный

элемент, используемый при формирниа- ни г.игн лов в кодовых словах, . чис ло возможных кодовых слов при этом составл ет 2 Т, - интервал времени простого кода, но выбираютс  только те, которые удовлетвор ют алгоритму. С третьего регистра сдвига 13 информаци  в виде переходов (смен пол рностей) последовательно считываетс  с его выхода на вход выходного триггера 14. С помощью импульса , снимаемого с выхода первого регистра сдвига 6, соответствукщего началу стартстопного цикла, и импуль сов с выхода второго регистра сдви- та 13 непрерывно формируютс  и пере даютс  в канал трехэлементные ко- ,довые комбинации.

Длительность элемента, соответствующего стартстопной комбинации, оп- редел етс . рассто нием от сигнала Конец - начало стартстопного цикла до момента по влени  i-ro перехода с выхода регистра сдвига 13. Рассто ние между i и j, i и k переходами , k-M переходом и сигналом Ко

неЦ - начало нее -сГ,,,

цикла выбрано не меСледовательно ; в канал непрерьгоно поступают сформированные кодовые комбинации с посто нным числом переходов значащих моментов модул ции. Из общего числа возможных реализаций отбираютс  только сигналы, в которых число переходов равно четырем, местоположение переходов удовлетвор ет указанному алгоритму и рассто ние между i, J, k переходами не меньше, чем на интервале стартстопного цикла исходного кода.

С выхода выходного триггера 4 сигнал поступает в канал св зи.

Информаци  с канала св зи поступает на входной триггер I7, где осуществл етс  временна  прив зка фронтов принимаемых единичных элементов .к генератору 15. С помощью первого и второго дифференцирующих блоков 18 и 19 производитс  выделение фронтов принимаемого сигнала (переходы из единицы в ноль типа старт и переходы из нол  в единицу).

Стартовый переход, пройд  второй дифференцирующий блок 19, устанавливает триггер управлени  21 в единичное состо ние, разреша  прохождение :тактовых импульсов с генератора 15 на входы первого регистра сдвига 23,

цикл работы кс горот О вьгбран ТЦ-Кд, где N - количество  чеек первого ре гистра сдвига 23, равное числу зоз- можного местоположени  значащих моментов восстановлени  в принимаемой кодовой комбинации, а К - длительность единичного элемента преобразованного кода. С помощью третьего дифференцирующего блока 20 выдел етс  переход, записьшающий единицу .в первую  чейку первого регистра сдвига 23.

Под действием управл ющих импульсов , поступающих на первый вход первого регистра сдвига 23, на его выходах поочередно по вл ютс  импульсы , управл ющие приемной стороной системы в целом.

& 1ходы первого и второго дифферен цирующих блоков 18 и 19 объединены вторьм элементом ИЛИ 22. Одновременно с работой первого регистра сдвига 23 начинает работу и вт9Рой ре .ГИСТР сдвига 24, .

Последний вырабатьшает зоны с таким расчетом, чтобы принимаемые . k переходы находились в середиие зон А анализа, например в которых принимаютс  i,j,k переходы запоминаютс  в- чейках второго регистра сдвига 24, который  вл етс  накопителем, .Параллельно номера этих зон ( чеек) поступают на блок синдромного исправлени  25 и второй решающий блок 29, в котором провер етс  указанный алгоритм и формируетс  синдром ошибок , по которому в блоке синдромного исправлени  25 производитс  исправление ошибки в принимаемой кодовой комбинации. В накопителе синдрома ошибок 30 хранитс  информаци  об ошибочно прин том значащем моменте модул ции в кодовой комбинации.

С выхода блока синдромного исправлени  25 номера соответствующих значащих моментов модул ции поступают на входы первого решающего блока 26. Первый решающий блок 26 преобразует номера i, j, k  чеек блока синдромного исправлени  25 в номер кодовой комбинации простого п ти- элементного кода. На выходе первого решающего блока 26 по вл етс 

сигнал, соответствующий номеру комбинации кода МТК-2, вырабатываемой источником информации 5. Проклю- чение входов и выходов первого решающего блока -26 производитс  импуль COM-считывани , снимаемым с первого регистра сдвига 23,

Выходы преобразовател  кода 27 подключены к входам  чеек третьего регистра сдвига 28, Преобразование производитс  в очередном стартостоп- ном цикле с помощью п ти управл ющих импульсов, вырабатываемых первым регистром сдвига 23 с выходов п, которые соответствуют моментам смен пол рности единичных элементов в комбинации п тиэлементного кода, выдаваемого потребителю информации 32 через выходной согласующий блок 31.

С выхода последней  чейки третьего регистра сдвига 28 информации в виде единичных.переходов, соответствующих значащим моментам восстановлени  простого кода , поступает на выход согласующего блока 31, с помощью которого формируетс  кодова  комбинаци , вьщаваема  потребителю информации 32,

Claims (1)

1. Формула изобретени 

   Система передачи дискретной информации с исправлением ошибок ,; содержаща  на передающей стороне последовательно соединенные генератор, элемент И, к второму входу которого подключен выход триггера управлени  делитель частоты, к входу которого подключен первый вход второго регисра сдвига, и первый регистр сдвига, источник информации, управл ющий и запрещающий выходы которого подключены к первому и второму входам триггера управлени , а информационный выход через регистрирзпощий блок - к входам блока накопителей, преобразователь кода, первый и второй шифраторы, выходы которых подключены к сигнальным входам второго регистра сдвига и ко входам решающего блока, выходы которого подключены -к сигнальным входам второго регистра сдвига, а также выходной триггер, к одному входу которого подключен соответствующий выход пер0

   5

   0

   5

   вого регистра сдниг а, а к другому входу - выход второго регистра сдвига , а на приемной стороне - генератор , выход которого через элемент И подключен к первым входам первого и второго регистров сдвига, ко входу первого дифференцир лощего блока через входной триггер, выход которого через второй дифференцирующий блок, соединенный с первьп- входом элемента ИЛИ, подключен к первому входу триггера управлени , выход которого подключен ко второму входу элемента И и через третий дифференцирующий блок к второму входу первого регистра сдвига, один выход которого соединен со своим установочным входом, со вторым входом триггера управлени  и с установочным входом второго регистра сдвига, ко второму входу которого подключен выход элемента ИЛИ, последовательно соединенные первый решающий блок, к одному входу которого подключен соответствующий выход первого регистра сдвига, преоб- .разователь кода, третий регистр сдвига и выходной согласующий блок отличающа с  тем, что, с целью повышени  помехоустойчивос0 ти передачи информации, на передающей стороне объединенные выходы п- разр дов первого регистра сдвига подключены к управл ющим входам регистрирующего блока, а выходы блока

   5 накопителей через преобразователь кода подключены ко входам шифраторов на приемной стороне введены блок синдромного исправлени , выходы которого подключены ко вторьм соот0 ветствующим входам первого решающего блока, а входы - к соответствующим выходам разр до1В второго регистра сдвига и через введенные последовательно соединенные второй ре45 шающий блок, второй выход которого подключен ко второму входу блока синдромного исправлени J и накопитель синдромов ощибок - к объединен- ным третьим входам блока синдромно0 го исправлени .