SU563734A1 - Устройство дл контрол многоканальной системы св зи с временным разделением каналов - Google Patents
Устройство дл контрол многоканальной системы св зи с временным разделением каналовInfo
- Publication number
- SU563734A1 SU563734A1 SU7402081696A SU2081696A SU563734A1 SU 563734 A1 SU563734 A1 SU 563734A1 SU 7402081696 A SU7402081696 A SU 7402081696A SU 2081696 A SU2081696 A SU 2081696A SU 563734 A1 SU563734 A1 SU 563734A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- control
- output
- inputs
- outputs
- unit
- Prior art date
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
1
Р1зобретение относитс к технике св зи и может использоватьс в многоканальных системах св зи с временным разделением каналов .
Известно устройство дл контрол многоканальной системы св зи с временным разделением каналов, содержащее iia передающей стороне генератор контрольной информации, синхронизаторы, контрольные выходы которых подключены к блоку управлени стаффингом , соответствующие выходы которого соединены с управл ющими входами синхро .низаторов и входом блока цикловой синхронизации , выход которого, а информационные выходы синхронизаторов и управл ющий выход блока управлени стаффингом подключены к соответствующим входам передающего коммутатора, а на приемной стороне- приемник контрольной информации, приемный коммутатор, выходы которого подключены к соответствующим входам десинхронизаторов , блока управлени стаффингом и блока цикловой синхронизации, выходы которого соединены ,с синхронизирующими входа .ми десинхронизаторов и блока управлени стаффингом, выход которого соединен с управл ющими входа.ми десинхронизаторов 11J.
Однако известное устройство имеет невысокую точность контрол .
Цель изобретени - новыщение точности контрол .
Дл этого в устройстве дл ко 1трол многоканальной системы св зи с временным разделением каналов, содержащем на передающей стороне генератор контрольной информации, синхронизаторы, контрольные выходы которых подключены к блоку управлени стаффингом , соответствующие выходы которого
соединены с управл ющими входами синхронизаторов и входом блока цикловой синхронизации , выход которого, а также информационные выходы синхронизаторов и управл ющий выход блока управлени стаффингом
подключены к соответствующим входам передающего коммутатора, а на приемной стороне- приемник контрольной информации, приемный коммутатор, выходы которого подключены к соответствующим входам десинхронизаторов , блока управлени стаффингом и блока цикловой синхронизации, выходы которого соединены с синхронизирующими входами десинхронизаторов и блока управлени стаффингом , выход которого соединен с управл ющими входами десинхронизаторов, на передающей стороне дополнительный выход блока управлени стаффингом подключен к входу генератора контрольной информации, выход которого подключен к доиолнительным
входам синхронизаторов, а на ириемной сторо«е дополнительный выход блока управлени стаффингом подключен к одному из входов приемника контрольной информации, к другому входу которого подключены дополнительные выходы дееинхронизаторов. Приемник контрольной информации может быть выполнен, например, в виде последовательно соединенных входного блока сравнени , накопител и счетчика.
Ка чертеже изображена структурна схема п р едло ж е н кого у ст р о и с т в а.
Устройство дл контрол многоканальной системы св зи с временным разделением каналов содержит на передающей стороне генератор 1 контрольной информации, синхронизаторы 2, контрольные выходы которых подключены к блоку 3 управлени стаффингом, блок 4 цикловой синхронизации, передающий коммутатор 5, а на приемной стороне - приемник 6 контрольной информации, приемный коммутатор 7, выходы которого подключены к соответствующим входам деснихронизаторов 8, блока 9 управлени стаффингом и блока 10 цикловой синхронизации. Приемник 6 контрольной пз;формации состоит из последовательно соединенных входного блока 11 сравнени , накопител 12 и счетчика 13. Выходы блока 3 управлени стаффи«гом соединены с управл ющими входами синхронизаторов 2 и входом блока 4 цикловой -синхронизации , выход которого, а также информационные выходы синхронизаторов 2 и управл ющий выход блока 3 управлени стаффингом подключены к соответствующим входам передающего коммутатора 5. Выходы блока 10 цикловой синхронизации соединены с синхронизирующими входами дееинхронизаторов 8 и блока 9 управлени стаффингом, выход которого соединен с управл ющими входами десиихронизаторов 8. На передающей стороне дополнительный выход блока 3 управлени стаффингом подключен к входу генератора 1 контрольной информации, выход которого подключен к дополнительным входам синхронизаторов 2. Ка приемной стороне дополнительный выход блока 9 управлени стаффингом подключен к одному из входов приемника 6 контрольной информации, к другому входу которого подключены дополнительные выходы дееинхронизаторов 8.
Предложенное устройство работает следующим образом.
Синхронизаторы 2 по существу представл ют собой устройства пам ти, запись в которые происходит с тактовой частотой вход щего цифрового потока, а считывание - с тактовой частотой, определ емой местным генераторным оборудованием, причем частота считывани несколько выще частоты записи. Дл выравнивани скоростей в синхронизаторах 2 в информационную лоследовательиость ввод тс балластные тактовые интервалы. Все син.Хронизаторы 2 работают одинаково, поэтому работа устройства по сн етс на примере одного из них.
Как только разность фаз между сигналами считывани и записи достигает порогового значени , как правило равного 2 радиан, е контрольного выхода синхронизатора 2 в блок 3 управлени стаффингом поступает сигнал , после чего с управл ющего выхода блока 3 через передающий коммутатор 5 по высокоскоростному тракту в закодированном виде передаетс информаци о номере синхронизатора , в котором будет осуществлена вставка балластного тактового интервала. В момент ввода балластно1о тактового интервала , определ емого структурой объединенного цикла передачи, на управл ющий вход синхронизатора 2 из блока 3 поступает сигнал
запрета, нод действием которого в синхропизаторе будет пропущен один такт считывани
(осуществлен положительный стаффинг).
В этот же момент с дополнительного выхода блока 3 па вход генератора поступает сигнал , по которому с выхода генератора 1 на дополнительный вход синхронизатора 2, в котором осуществл етс вставка балластного тактового интервала, передаетс сигнал контрольной информации «Единица («Ноль). Таким образом, символ контрольной информации (или 0) в синхронизаторе 2 вводитс на позицию балластного тактового интервала и е информационного выхода синхронизатора
2 поступает на передающий коммутатор 5, откуда передаетс на приемную сторону.
В следующий момент, когда создадутс услови вставки балластного интервала в другом синхронизаторе, происходит процесс, описанный выше, с той лишь разницей, что на позиции балластного тактового интервала перэдаетс «Ноль («Единица).
Генератор контрольной информации 1 работает таким образом, что при поступлении на
его вход управл ющих импульсов от блока управлени стаффингом 3 на его выходе образуетс импульсна последовательность вида 10101010... Информаци о балластных тактовых интервалах, передаваема на приемную
сторону с выхода приемного коммутатора 7, поступает в блок 9 управлени стаффингом.
После декодировани сигнала о наличии балластного тактового интервала в каком-либо из объедин емых цифровых потоков на
управл ющий вход соответствующего десинхронизатора 8 подаетс сигнал, по которому запись символа контрольной информации, передаваемого на позиции балластного тактового интервала, в устройство пам ти десинхроиизатора запрещаетс . Одновременно с дополнительного выхода блока 9 управлени стаффингом на один из входов приемника 6 контрольной информации передаетс сигнал, по которому символ контрольной информации
с дополнительного выхода десиихронизатора 8 поступит на второй вход приемника контрольной информации 6 и будет прин т входным блоком И сравнени . Таким образом, при исправной работе передающей и приемной частей предложенного
устройства на второй вход приемника контрольной информации 6 с дополнительных выходов десинхронизаторов 8 будет поступать контрольна импульсна последовательность вида 10101010... Блок 11 осуществл ет-сравнение двух соседних символов; в случае приема подр д двух одинаковых символов с выхода входного блока 11 на вход .накопител 12 поступает импульс. Накопитель 12 обеспечивает защиту от сбоев символов контрольной информации , возникающих в процессе передачи по линейному тракту, и его порог -срабатывани выбираетс в зависимо-сти от величины веро тности ошибки в линейном тракте. В случае превышени порога срабатывани накопител 12 (при иеисправной работе передающей или прием-ной стороны) на его выходе по вл етс импульс, фиксируемый счетчиком 13.
Дл правильного распределени цифровых потоков по десинхронизаторам 8 и декодировани информации о стаффинге в устройстве имеютс блоки цикловой синхронизации 10 и 4 соответственно приемной и передающей сторон.
Передача контрольной информации на позици х -балластных тактовых интервалов, возникающих при объединении цифровых потоков с положительным стаффингом, позвол ет получить устройство дл контрол миогоканальной системы св зи с временным разделением каналов без применени специального контрольного ка-нала.
Таким образом, предложенное устройство имеет высокую точность контрол .
Claims (2)
- Формула изобретениL Устройство дл контрол многоканальной системы св зи с временным разделением каналов , содержащее на передающей стороне генератор контрольной информации, синхронизаторы , контрольные выходы которых подключены к блоку управлени стаффингом, соответствующие выходы которого соединены с управл ющими входами синхронизаторов и входом блока цикловой синхронизации, выход которого, а также информационные выходы синхронизаторов и управл ющий выходблока управлени стаффингом подключены к соответствующим входам передающего коммутатора , а на приемной стороне - приемиии конт рольной информации, приемный коммутатор , выходы которого подключены к соответствующим входам десинхронизаторов, блока управлени стаффингом и блока цикловой синхронизации, выходы которого соединены с синхронизирующими входами десинхронизаторов и блока управлени стаффингом, выходкоторого соединен с управл ющими входами десинхронизаторов, отличающеес тем, что, с целью повышени точности контрол , на передающей стороне дополнительный выход блока управлени стаффингом подключенк входу генератора контрольной информации, выход которого подключен к дополнительным входам синхронизаторов, а на приемной стороне дополнительный выход блока управле-ни стаффингом подключен к одному из входов приемника контрольной информации, к другому входу которого подключены дополнительные выходы десинхронизаторов.
- 2. Устройство по п. 1, отличающеес тем, что приемник контрольной информациивыполнен в виде последовательно соединенных входного блока сравнени , накопител и счетчика.Источники информации, прин тые во внимание ири экспертизе1. Пат-гит США Л 3461245, кл. 179-15, 1969.ВходВкд ((-U-Выход
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402081696A SU563734A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл контрол многоканальной системы св зи с временным разделением каналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402081696A SU563734A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл контрол многоканальной системы св зи с временным разделением каналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU563734A1 true SU563734A1 (ru) | 1977-06-30 |
Family
ID=20602766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7402081696A SU563734A1 (ru) | 1974-12-08 | 1974-12-08 | Устройство дл контрол многоканальной системы св зи с временным разделением каналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU563734A1 (ru) |
-
1974
- 1974-12-08 SU SU7402081696A patent/SU563734A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914655A (en) | Multiplexing arrangement for a digital transmission system | |
US4891808A (en) | Self-synchronizing multiplexer | |
US4107469A (en) | Multiplex/demultiplex apparatus | |
US4429386A (en) | Buffer arrangement of a PCM exchange system | |
US4004100A (en) | Group frame synchronization system | |
US4594708A (en) | Synchronization for a digital train intended for a correct framing of received information | |
US3535450A (en) | Multiplex transmission method | |
IL36446A (en) | Time divison multiplex data transmission system | |
JPH0251305B2 (ru) | ||
US3963869A (en) | Parity framing of pulse systems | |
EP0016336A1 (en) | Digital signal transmission system | |
GB1047639A (en) | Improvements in or relating to time division transmission systems | |
GB1111181A (en) | Multiplexing system | |
SU563734A1 (ru) | Устройство дл контрол многоканальной системы св зи с временным разделением каналов | |
CA1074029A (en) | Framing circuit for digital signals using evenly spaced alternating framing bits | |
US3646271A (en) | Pcm retiming method | |
US3159812A (en) | Frame synchronization of pulse transmission systems | |
CA1291832C (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
EP0252630A2 (en) | Transmission system using forward error correction | |
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
US3627945A (en) | Transmission of asynchronous telegraphic signals | |
SU454702A1 (ru) | Устройство дл асинхронного сопр жени в синхронном канале св зи | |
RU2022476C1 (ru) | Цифровая система передачи с двусторонним согласованием скорости | |
GB2294850A (en) | Digital transmission system clock extraction circuit | |
SU1420670A1 (ru) | Система дл асинхронного сопр жени импульсных потоков |