Изобретение относитс к импульсной технике и может быть использовано в радиосв зи. Цель изобретени - расширение функциональных возможностей генерато ра псевдослучайной последовательности импульсов за счет обеспечени воз можности регулировани фазоврсменных параметров формируемой последов тель ности. На фиг.1 представлена структурна схема генератора псевдослучайной последовательности импульоов; на фиг.2 - схема формировател импульсов, пример выполнени . Генератор псевдослучайной последовательности импульсов (фиг.1) содержит генератор I тактовых импульсов , блок 2 сравнени , блок 3 началь ной установки, регистр 4 сдвига с ло гической обратной св зью, триггер 5, счетчик 6 импульсов, регистр 7 пам ти , блок 8 задани кода величины фазового шага, формирователь 9 импул сов, KOMNryTaTOp 10, дешифратор 11, выход которого соединен с первым вхо дом коммутатора 10, первый выход которого соединен с входом синхронизации регистра 7 пам ти, выходы кото-т рого соединены с соответствующими информационными входами регистра 4 сдвига с логической обратной св зью, выходы которого соединены с входами дешифратора 11 и с информационными входами регистра 7 пам ти, первый, установочный вход которого соединен с вторым выходом коммутатора 10, . второй вход которого соединен с первым входом формировател 9 импульсов и выходом блока 2 сравнени , перва группа входов которого соединена с соответству1ош,ими выходами разр дов счетчика 6 импульсов, вход синхронизации которого соединен с выходом . генератора 1 тактовых импульсов, вхо дом блока 3 начальной установки, пер вым входом триггера 5, первым входом разрешени блока 2 сравнени и входо синхронизации регистра 4 сдвига с ло гуческой обратной св зью, управл ющий вход которого соединен с выходом триггера 5, второй вход которо- го соединен с вторым входом формировател 9 импульсов и выходом переполнени счетчика 6 импуль сов, установочный вход которого соединен с выходом блока 3 начальной ус тановки и вторым установочным входом регистра 7 пам ти. Выходы блока 8 задани кода величины фазового шага соединены с соответствующими входами второй группы входов блока 2 сравнени , второй вход разрешени которого соединен с выходом формировател 9 импульсов. Формирователь 9 импульсов (фиг.2) содержит первый 12 и второй 13 D- . триггеры, элемент НЕ 14, выход которого соединен с входом синхронизации второго D-триггера 13, инверсный .выход которого соединен с установочным входом первого D-триггера 12, вход синхронизации которого вл етс первым входом формировател 9 импульсов, вторым входом которого вл етс вход элемента НЕ 14, а выходом - выход первого D-триггера 12, соединенный с установочным входом второго D-триггера 13. Блок 3 начальной установки выполнен в виде последовательно соединенных генератора 15 одиночного импульса и D-триггера 16, вход и выход которого вл ютс соответственно входом и выходом блока 3 начальной установки. Генератор псевдослучайной последовательности импульсов работает следующим образом. При включении питани генератор 15 одиночного импульса блока 3 начальной установки формирует импульс, который обнул ет D-триггер 16 и на выходе блока 3 начгшьной установки формируетс уровень Лог.О. Этот уровень, поступа на установочный вход счетчика 6 импульсов, педеводит его в состо ние переполнени , а поступа на второй установочный вход регистра 7 пам ти, устанавливает его в заданное состо ние, которое определ ет исходную начальную фазу формируемой псевдослучайной последовательности. По окончании тактового импульса на тактовом входе счетчика 6 импульсов на его выходе переполнени формируетс уровень Лог.О, который поступает на. вторые входы (установки в О) триггера 5 и формировател 9 импульсов, которые устанавливаютс в нулевое состо ние. С инверсного выхода триггера 5 уровень Лог.1 поступает на управл ющий вход регистра 4 сдвига с логической обратной св зью и переводит его в режим параллельного регистра . При поступлении импульса с генератора 1 тактовых импульсов код установленный в регистре 7 пам ти, записываетс в регистр 4 сдвига с логической обратной св зью. Одновременно уровень Лог,О с выхода формировател . 9 импульсов поступает на второй вход разрешени блока 2 сравнени , снима запрет с его работы. По окончании импульса с выхода генератора 5 одиночного импульса блока 3 начальной установки по заднему фронту импульса с выхода генератора 1 тактовых импульсов состо ние выхода блока 3 начальной установки мен етс с уровн Лог.О на уровень Лог.1, чем обеспечиваетс начало работы генератора псевдослучайной последовательности импульсов. Счетчик 6 импульсов начинает при этом счет тактовых импульсов. Одновременно регистр 4 сдвига с логической обратной св зью начинает формирование псевдослучайной последовательности. Блок 2 сравнени осуществл ет при этом сравнение текущего кода на выходах счетчика 6 импульсов с кодом числа К, поступающим на вторую группу входов блока 2 сравнени с выходов блока 8 задани кода величины фазового шага, При совпадении этих кодов, т.е. после прихода К-го тактового импульса с генератора 1 тактовых импульсоЬ, в момент прихода с генератора 1 тактовых импульсов,. уровн Лог.О на выходе блока 2 сравнени формируетс уровень Лог.О. Этот импульс по ступает на второй вход коммутатора 0. При наличии на первом (управл ющем ) входе коммутатора 10 уровн Лог.1 с выхода дешифратора 11, т.е. при обнаружении дешифратором 11 запрещенной комбинации, поступившей с выхода регистра 4 сдвига с логической обратной св зью, импульс с второго входа коммутатора 10 коммутируетс на первый установочный вход регистра 7 пам ти. При этом регистр 7 пам ти устанавливаетс в состо ние , соответствующее исходной начальной фазе формируемой псевдослучайности последовательности. При наличии на управл ющем входе комму-, татора 10 уровн Лог.О с выхода дешифратора 11 импульс коммутируетс на вход синхронизации регистра 7 пам ти , который осуществл ет при этом
запись К-й комбинации, поступающей с выходов регистра 4 сдвига с логической обратной св зью. На основании нулевого импульса на выходе блока 2 сравнени первый D-триггер 12 формировател 9 импульсов переключаетс в единичное состо ние, которое с выхода формировател 9 импульсов поступает на второй вход разрешени блока 2 сравнени и блокирует ее. Счетчик 6 импульсов продолжает счет импульсов при этом до переполнени . По переполнении счетчика 6 импульсов на его выходе переполнени формируетс уровень Лог.О. Этот уровень поступает на второй вход триггера 5 и устанавливаетего в единичное состо ние , а также поступает на второй вход формировател 9 импульсов,
0 т.е. на элемент НЕ 14 последнего, иустанавливает в единичное состо ние D-триггер 13, нулевой уровень с инверсного выхода которого устанавливает D-триггер 12 в нулевое состо 5 ние, т.е. формирователь 9 импульсов формирует при этом уровень Лог.О на своем выходе, который снимает запрет с работы блока 2 сравнени . Одновременно уровень Лог.1 с ин0 версного выхода триггера 5 переводит регистр 4 сдвига с логической обратной св зью в режим параллельного регистра. Очередной тактовый импульс на входе синхронизации регистра 4
5 сдвига с логической обратной св зью осуществл ет запись в него кода, хран щегос в регистре 7 пам ти, а триггер 5 переводитс этим импульсом в нулевое состо ние. После этого уро0 вень Лог.О с инверсного выхода триггера 5 переводит регистр 4 сдвига с логической обратной св зью в режим последовательного регистра. С это этого момента регистр 4 сдвига с ло5 гической обратной св зью так же, как в в предыдущем цикле осуществл ет формирование псевдослучайной последовательности . При этом формирование . псевдослучайной последовательности
0 начинаетс с К-й комбинации по отношению к предьздущему циклу, т.е. каж-г дый раз при переполнении счетчика 6 импульсов осуществл етс сдвиг начальной фазы формируемой псевдослучайной последовательности импульсов на К тактов.