SU1273873A1 - Многоканальный преобразователь интервалов времени в код - Google Patents

Abstract

Изобретение может быть использовано в цифровых измерительных приборах и информационно-измерительннх комплексах. Целью изобретени   вл етс  повышение надежности и повышение достоверности преобразовани . Дл  достижени  цели в многоканальный преобразователь интервалов времени в код введены блок 4 асинхронно-синхронного ввода и селектор 10 ассоциа

Description

тивной выборки результатов преобразовани , а запоминающее устройство 9 выполнено ассоциативным с плавающей адресацией каналов. Преобразователь также содержит многофазный генератор 5, блок 6 управлени , счетчик 7 пре ,образовани , формирователь 8 адреса. Данный преобразователь позвол ет по высить зксплуатационную эффективность аппаратуры научных исследований и повысить достоверность получаемых результатов. 7 ил.

Изобретение относитс  к измерительной технике и может быть использовано в цифровых измерительных приборах , преобразовател х аналог код , информационно-измерительных ком плексах. Цель изобретени  - повышение надежности путем упрощени  устройства, повьшение достоверности результатов преобразовани . На фиг, 1. представлена функционадьна  схема преобразовател ; на фиг, 2 - схема блока асинхронно-синхронного ввода сигналов преобразовани  на К каналов; на фиг. 3 - схема блока управлени ; на фиг. А - схема селектора ассоциативной выборки результатов преобразовани ; на фиг. 5временна  диаграмма работы многофазного генератора, на фиг, 6 - временна  диаграмма работы преобразовател  в режиме преобразовани  интервалов времени в код; на фиг, 7 - временна  диаграмма работы преобразовател  в режиме ассоциативной выборки и вывода результатов преобразовани  на внешний приемник. Преобразователь содержит шину 1 многоканального ввода сигналов преобразовани , шину 2 управлени  режимами , шину 3 готовности внешнего при емника, блок 4 асинхронно-синхронного ввода сигналов преобразовани  на К каналов, многофазный генератор 5, блок 6 управлени , счетчик 7 преобразовани , формирователь 8 адреса, ассо1Ц1ативное запоминающее устройство (АЗУ) 9 с плавающей адресацией каналов, селектор 10 ассоциативной выборки результатов преобразовани , шину 11 вывода кода номера канала, шину 12 вывода результатов преобразовани , шину 13 готовности вывода. пшну 14 идентификации информации вывода . Входы и выходы элементов схемы пронумерованы сверху вниз в круглых скобках с указанием линий св зи в междуэлектродных соединени х в фигурных скобках. Шина I  вл етс  многоканальным входом преобразовател  и первым входом блока 4, состоит (по числу каналов ) из К линий св зи первого входа (.,.Kj) блока 4 с внешним источником сигналов преобразовани . Первый выход (I{I,,,K) блока 4 Содержит К линий св зи с вторым входом (,,,K) АЗУ 9 (линии св зи предназначены дл  записи в  чейки пам ти признаков сигналов преобразовани  с выхода блока 4), первый выход(,,.К) АЗУ 9 содержит К линий св зи с первым входом (ifl,, ,,Кцр селектора 10 (линии св зи предназначены дл  считывани  содержимого тех  чеек пам ти, которые предназначены дл  хранени  признаков сигналов преобразовани ), первый выход (,,,GJ) селектора 10 содержит G линий св зи с входом внешнего приемника информации (линии св зи предназначены дл  вывода кода номера кайала ), второй вход (2) блока 4 одной линией св зи (предназначенной дл  управлени  режимом его работы) соединен с седьмым выходом (7) блока 6 управлени , третий вход (, 3, 4, 7j) содержит четыре линии св зи с вторым выходом (, 3, 4, 7j ) многофазного генератора 5 (линии предназначены дл  тактировани  работы блока 4), второй выход блока 4 (2) одной линией св зи (предназначенной дл  идентификации признаков сигналов преобразовани  на первом его выходе) соединен с первым входом (Г) блока 6 управлени  третий выход (3) одной линией св зи (предназначенной дл  передачи признака окончани  ввода сигналов преобразовани  по всем каналам ) соединен с вторым входом (2) блока 6 управлени , третий вход (З) и четвертый вход (4) которого соединены соответственно с шиной. 2 и гаиной 3, п тый вход (...8) блока 6 управлени  содержит восемь линий св зи с первым выходом (1 1...83) многофазного генератора 5 (линии св  зи предназначены дл  тактировани  ра боты блока 6 управлени ), шестой вход 6{1, 2j) блока 6 управлени  со держит две линии св зи с вторым выходом (, 2J) селектора 10 (перва  из линий св зи предназначена дл  ввода в блок 6 управлени  признака ассоциативной выборки результатов преобразовани , втора  - дл  ввода импульса,:-который  вл етс  признаком окончани  выборки результатов преобразовани  по всем каналам), третий выход (, 21) блока 6 управле 1и  содержит две линии св зи с первым входом (, 2| ) счетчика 7 преобразовани  (перва  из них предназначена дл  сброса счетчика, втора  - дл  ввода счетных импульсов), второй выход (2(1, 2, 3J) блока 6 управлени  содержит три линии св зи с третьим входом (3fl, 2, З) АЗУ 9 (предназначенных дл  управлени  режимами его работы), первый выход (I l , 2) блока 6 управлени  содержит две линии св зи с первым входом ( 2j ) формиро вател  В адреса (предназначенных дл  его начальной установки и пошагового сдвига), четвертый выход (, 2, З блока 6 управлени  содержит три линии св зи с вторым входом (2fl, 2, 3j ) селектора 10 (предназначенных дл  начальной установки, пошагового сдвига и сканировани  селектора 10), п тый (5) и шестой (6) выходы соединены соответственно с шинами 13 и 14 преобразовател . Многофазный генератор 5 предназна чен дд  формировани  восьми серий синхроимпульсов (фиг, 5а-з) на восьми равных между собой следующих друг за другом временных фазах Ф1-Ф8, составл н цих полный период циклического функционировани  генератора. Первый выход- (...в ) многофазного генератора 5 содержит восемь линий св зи кажда  из которых имеет номер, совпа734 дающий с номером фазы в фигурных скобках. Второй выход (, 3, 4, генератора 5 содержит линии ввода синхронизирующих импульсов второй, третьей, четвертой и седьмой фаз. Генератор с указаннь1м видом функциони- ровани  может быть построен на любой из известных схем, в том числе по схеме последовательного соединени  задающего генератора, делител  частоты и дешифратора на три двоичных входа и восемь выходов. Счетчик 7 преобразовани  предназначен дл  преобразовани  интервалов времени в код путем последовательного счета импульсов с известным периодом следовани  на преобразуемом интервале времени. Счетчик преобразовани  с числом разр дов N может быть построен с использованием интегральных микросхем типа К155ИЕ5, Формирователь 8 адреса предназначен дл  задани  кодовой последовательности , посредством которой осуществл етс  последовательна  адреса- ци   чеек пам ти АЗУ 9 при записи и считывании информации; Формирователь 8 может быть-построен на счетчике последовательного типа с общим коэффициентом пересчета, равным числу каналов К. Вход (1f 1, 2})формировател  адреса 8 предназначен дл  сброса счетчика и задани  на его входе счетных импульсов. Число двоичных разр дов на выходе (...Gj) равно G, где . АЗУ 9 предназначено дл  записи по входу (...Й) информации о признаках преобразовани  и по входу(.. .N}-) результатов преобразовани , дл  хранени  , последующей выборки и вывода нформа1Ц1и на внешний приемник АЗУ 9 содержит два вида  чеек: ППК - К-разр дные  чейки запоминани  и хранени  ризнаков преобразовани  дл  каждого канала и РП - N-разр дные  чейки заоминани  и хранени  результатов пребразовани  с плавающей -адресацией аналов. Общее количество  чеек РП авно числу каналов К, число разр ов в  чейке равно числу раз1) дов N четчика преобразовани . АЗУ 9 может ыть выполнено на любой из известных хем с применением, например, микрохем типа К155РУ2. Блок 4 предназначен дл  поканалього асинхронного ввода сигналов пребр зовани  по входам (),...,

(1 {К-l ) 5 ( к ) 5 nokaHanbHoro синхронного (тактируемого) формировани  по входным сигналам при наков преобразовани  на выходах {1 (ij ),..,, (), (), выдачи импульсов идентификации на выходе (2), выдачи признака окончани  ввода сигналов по всем каналам на выходе (З). Блок 4 содержит регистровую часть, котора  состоит из однотипных по всем каналам преобразовани   чеек, пронумерованных .в квадратных скобках от ГО до к. Кажда   чейка (на фиг, 2 см. l) содержит триггер 15-1 I5-K асинхронного ввода, триггер 161 - 16-К синхронного формировани  признака преобразовани , элементы 17-1 - 17-К совпадени , предназначенные дл  запуска общей дл  всех каналов синкрониэирующей частоты схемы, собранной на элементах ИЛИ 18 - 20, элементах 21 и 22 совпадени  и триггерах 23 и 24, Синхронизирующа  часть схемь предназначена дл  формировани  на выходе элемента 21 совпадени  импульсов управлени  работой триггеров 16-1 - 16-К, дл  выдачи с выхода триггера 24 идентификатора признаков преобразовани  и с выхода элемента 22 совпадени  признака окончани  ввода сигналов преобразовани  . Регистровые  чейки имеют по одному автономному входу 1,1... К,1, которые  вл ютс  входами (1{}}).,о() блока 4 соответствен но, по два автономных выхода 1, 2.,. Kj 2 и 1, З.а.К, 3 первые из которых  вл ютс  выходами ( )... (1 кр блока 4, а вторые; подсоединены к входам элемента ЯЛИ 19, выходы 1 , 4.. К, 4 предназначены дл  установки триггеров регистровых  чеек в исходное состо ние, выходы 1, 5...К, 5 дл  синхронизации формировани  признаков преобразовани . Входы (), (), (), (3{7) блока 4 предназначены дл  тактировани  его работы синхроимпульсами, фаза которых указана в обозначени х линий св зи в фигурных скобках. Блок 4 может быт построен, в частности, на микросхема серии К155«

Блок 6 управлени  предназначен дл  задани  режимов и осуществлени  взаимодействи  меазду отдельными блоками преобразовател , а также дл  управлени  взаимодействием между преобразователем и внешними средствами

ввода сигналов и вывода результатов преобразовани . Он содержит триггер 25 дл  задани  режима преобразова-. ни , триггер 26 начальной установки и пуска селектора 10, триггер 27 идентификации поканальной выборки результатов преобразовани , триггер 28 смены канала выборки, триггер 29 готовности , триггер 30 идентификации информации на выходе преобразовател  элементы 31-42 совпадени  и элементы ШШ 43-50, предназначенные дл  управлени  работойтриггеров 25-30 и формировани  на выходе блока 6 управлени  сигналов, обеспечивающих взаимодействие блоков структурной схемы преобразовател  и его взаимодействие с внешними устройствами. Выходы блока 6 управлени  предназначены: (3{lj), () - дл  управлени  сбросом счетчика преобразовани  и задани  на его входе счетньк импульсов; (20), (2(2}), () - дн  управлени  режимами работы АЗУ 9, причем лини  св зи (2f2j) предназначена дл  стробировани  АЗУ 9 при синхронной записи.по одному и тому же адресу признаков преобразовани  в  чейки ППК и результатов преобразовани  в  чейки РП; ( - дл  управлени  считыванием признаков преобразовани  из  чеек ППК; (2f3J) дл  управлени  считыванием результатов преобразовани  из  чеек РП; (ifl) ( ) - дл  управлени  установкой в начальное состо ние и управлени  пошагЬвым сдвигом формировател  8 адреса соответственно; (), ()дл  управлени  селектором 10 начальной установки, пошаговым сдвигом и. сканированием результатов считывани  признаков преобразовани ; (5) - дл  вывода готовности; (6) - дл  вывода идентификатора информации; (7) -дл  управлени  доступом сигналов преобразовани  на вход преобразовател . Входы (О, (2) блока 6 управлени  предназначены соответственно дл  ввода импульсов идентификации по влени  признаков преобразовани  и признаков окончани  ввода сигналов преобразовани ; входы (3) и (4) - дл  задани  режимов работы; входы (5fl )../5{8рдл  тактировани  работы блока 6 управлени .

Селектор 10 предназначен дл  поканального считывани  из АЗУ 9 по вхо-; ДУ (...Kj) одноразр дной информации о состо нии  чеек ГШК, дл  форм ровани  на выходе (2{l) признаков ассоциатавной выборки результатов преобразовани  из  чеек РП, дл  задани  на выходе (1 {) .,.G) кода номера канала, дл  выдачи на выходе (2{2J) сигнала об окончании выборки и окончании вывода информации, Селектор 10 содержит мультиплексор 51, счетчик 52, элемент 53 совпадени  и одновибратор 54. Мультиплексор 51 предназначен дл  коммута ции выходов  чеек ППК АЗУ 9 на вход элемента 53 совпадени , счетчик 52 дл  управлени  работой мультиплексоpa 51 и задани  на выходе (,..С} селектора 10 кода номера канала, эле мент 53 совпадени  - дл  формировани  н выходе (2 f 1 ) признака ассоциативной выборки, одновибратор 54 дл  формировани  на выходе (2f2j) импульсов окончани  селекции признаков преобразовани  по всем каналам. Входы (2fl), (2 2), () предназ начены соответственно дл  сброса и пошагового сдвига счетчика 52, управ л ющего работой мультиплексора 5I, а также дл  сканировани  на элементе 53 совпадени  признака преобразовани  (высокого уровн  напр жени ), по вл к цегос  на выходе мультиплексора 51 при считывании из  чеек ППК АЗУ 9. Многоканальный преобразователь ин тервалов времени в код работает следукнцим образом. Если на входных шинах 2 и 3 заданы О (низкий уровень напр жени ), то преобразователь находитс  в состо нии Начальна  установка(НУ). При этом с первого и седьмого выходов блока 6 управлени  по линии св зи () производитс  сброс счетчика 7 преобразовани , а по линии св зи (7) - Триггеров блока 4 асинхрон- но-синхронного ввода и запрет ввода сигналов преобразовани  на его вход, с первого выхода блока 6 управлени  по (1 1}) формирователь 8 адреса устанавливаетс  в начальный адрес, с четвертого выхода по линии св зи (4{lJ) селектор 10 устанавливаетс  в состо ние выборки результатов преобразовани  по первому каналу. В это врем  доступ сигналов преобразовани  к блоку 4 закрыт, признаки преобразовани  на первом его выходе отсутствуют, стробирование АЗУ 9 не ведетс , содержание кодов в  чейках пам ти произвольное, многофазный генератор 5 работает, на шинах 13 и 14 выставлены О, шины 11 и 12 не несут информации о результатах преобразовани . Перевод преобразовател  из состо ни  НУ в режим преобразование (ПР) производитс  установкой логической единицы на шине 2. На временной диаграмме , приведенной на фиг. 6, начало режима ПР определ етс  началом синхроимпульса (а). При этом с выхода блока 6 управлени  по лини м св зи (3(|} ) и () снимаетс  соответственно сброс счетчика 7 преобразовани  и осуществл етс  ввод счетных импульсов на его вход. Счетчик 7 преобразовани  начинает работать в режиме суммировани  счетных импульсов . Одновременно по выходу (7) блока 6 управлени  разрешаетс  прием сигналов преобразовани  по шине 1 (фиг. 6 ). Таким образом устанавливаетс  соответствие началу режима ПР начала отсчета интервапов времени по всем каналам преобразовател . Окончание интервала времени определ етс  по влением сигнала преобразовани . На временной диаграмме (фиг. 6) приводитс  случай, когда на первой последовательности фазовых синхроимпульсов в режиме ПР по п тому каналу по вл етс  сигнал преобразовани  (фиг. 6 , импульс 5). Дл  сигналов преобразовани  на фиг. 6 прин ты обозначени , включающие наименовани  уровн  развертки или строку таблицы ( внизу временной диаграммы) и номер элемента на развертке: 6-5, 6-1, б-г, б-h импульсы, соответствующие :игналам преобразовани  по п тому, первому , г-му, h-му.каналам. В таблице содержитс  наименование строки и содержимое столбца.- . По вление сигнала преобразовани  (фиг. 6,6-5) в п том канале вызывает его фиксацию в регистровой части блока 4 (фиг, 2) или его асинхронный (АН),ввод (фиг. 6г). По первому синроимпульсу (фиг. 6, B-i) третьей фазы производитс  синхронный ввод, в езультате которого на первом выходе блока 4 (фиг. 6д) формируетс  приз ак сигнала преобразовани  (фиг. 6, -5), который по линии св зи () (фиг. 2) подаётс  на вход (2 5) АЗУ . По первому импульсу фазы Ф 4

(фиг. бе) ив св зи с по влением импульса д-5 формируетс  идентификатор (фиг. 6, ж-1) признака преобразовани  на втором выходе блока 4, В блоке 6 управлени  его совпадение с синхроимпульсом п той фазы вызывает по вление на линии св зи (I (2 ) Сем. фиг. 3) импульс синхронизации записи (СЗ), который на уровне развертки СЗ  вл етс  первым (фиг, 6, к-1) после начала режима ПР, По данному импульсу в АЗУ 9 производитс  запись состо ни  счетчика 7 преобразовани , который находитс  в сброшенном состо нии . Значени  состо ний счетчика (СС указаны в первой строке таблицы, перчое из них: СС-0. Данное значение записываетс  в  чейку АЗУ 9 занесени  результатов преобразовани  РП по начальному адресу пам ти АП-0 (втора  строка таблихда), который задан начальным состо нием формировател  8 адреса. По этому же адресу в  чейки ППК по разр ду п того канала записываетс  признак преобразовани  (см. в таблице ППК-5 ; звездочкой обозначена неопределенность значений кода в  чейках РП и ППК). Окончание идентификатора (фиг. 6, ж-), которое совпадает с началом (фиг. 6, з-1), сдвигает формирователь 8 адреса по его входу ( ) на один шаг, мен   АП-0 на АП-1. Этим оканчиваетс  преобразование и запись результата по п тому каналу. Импульсом () с выхода () блока 6 управлени  мен етс  состо ние счетчика 7 преобразовани  с СС-0 и СС-1, Поскольку росле этого начина  со второй фазовой последовательности (а-2) и до g-й фазовой последовательности (а-1... а-З) ни в одном из каналов сигнал преобразовани  не по вл етс , то не

вырабатываетс  также и идентификатор признаков преобразовани , запись в АЗУ 9 не производитс , адрес пам ти (АП-1) не мен етс , но счетчик преобразовани  работает. По вление на g-1 фазовой последовательности (a-g) сигнала преобразовани  сначала в первом канале, а потом в г-м и h-м

каналах обозначено на временной диаграмме импульсами б-й; б-г; б-h. Соответственно производитс  асинхронный ввод г-1, г-г, r-h, а затем синхронный ввод, тактируемый синхроимпульсом B-g, По импульсу e-g и в св зи с по влением группы признаков

преобразовани  вырабатываетс  идентификатор (фиг. 6, ж-2). По импульсу H-g формируетс  второй синхронизирующий запись в АЗУ 9 импульс к-2. В это врем  счетчик 7 преобразовани  имеет состо ние g-1. Оно записываетс  по адресу АП АП-1 во вторую  чейку РП. По этому же адресу в разр ды первого, г-го и h-ro каналов записываютс  признаки преобразовани . Таким образом в одну  чейку РП записан результат преобразовани  по нескольким каналам. Процесс преобразовани  и записи в АЗУ 9 идет до тех пор, пока не завершитс  по всем каналам, после чего на выходе (3) блока 4 асинхронно-синхронного ввода вырабатываетс  признак окончани  режима ПР. Вместе с этим на выходе (3{lj) блока 6 управлени  вырабатываетс  управление сброса счетчика 7 преобразовани  в исходное состо ние, на выходе (1 l ) (фиг. 3) - управление установкой формировател  8 в началЬкое состо ние, а селектор 10 остаетс  в состо нии выборки первого канала .

Claims (1)

1. По вление признака окончани  преобразовани  по всем каналам на входе (2) блока 6 управлени  (фиг. 1иЗ) и наличие высокого логического уровн  на шине 3 управлени  режимами преобразовател  задают условие дл  включени  импульсом фазы (фиг. 7а) режима Выборка (ВР) импульсом а-1 . Режим ВР разрепшет селекцию признаков преобразовани  (фиг. 7, в-1). По началу импульса в-1 управление с выхода (7) блока 6 управлени  снимает признак окончани  преобразовани  (фиг. 7, 6-1). Вместе с этим при совпадении импульсов (фиг. 7, в-1 и г-1) в блоке 6 управлени  формируетс  идентификатор выборки первого канала ж-1, который с выхода (2fl3 ) блока 6 управлени  задает на вход (3{1) АЗУ 9 управление считыванием признаков преобразовани  из  чеек ППК и разрешает по выходу () блоа 6 управлени  импульсами фазыФЗ генератора 5 сканирование по входу (2{3) селектора 10 результата считывани  признаков преобразовани  из чеек ППК. Если результат считывани  содержит 1, то на выходе (2fl}) сеектора 10 формируетс  импульс ассоиативной выборки результатов преобазовани . Выборка начинаетс  дл  первого (и любого) канала по начальному адресу. В таблице на фиг. 7 в первой строке устанавливаетс  указание на канал выборки: КВ-1 и КВ-2; во второй указываетс  адрес пам ти (АП-О, AII-1); в третьей - признак преобразовани  (ППК-О, 1ШК-1) дл  канала; в четвертой - результат преобразовани  (Pn-(g-l);, в п той - результат выборки РВ-(1, g-l)). Так как результат преобразовани  дл  пер вого канала (КВ-1) записан в АЗУ 9 по адресу АП-1 (фиг, 6), то по адресу АП-0 при считывании признака преобразовани  получают результат ППК-О Поэтому импульс ассоциативной выборки не вьфабатываетс , следовательно, выборка не осуществл етс . По импуль су и-1 (фиг. 7) с выхода (12) блока 6 управлени  на один шаг сдвигаетс  формирователь 8 адреса, соответственно адрес пам ти мен етс  с АП-0 на АП-1, По этому адресу находитс  признак преобразовани  Ш1К-1 дл  первого канала. Поэтому на импульс г-2 вырабатываетс  импульс ассоциативной выборки и-1 (фиг, 7) на выходе (2{l) селектора 10, вызывающий по входу () блока 6 управлени  формирование на его выходе (5), на шине 13 преобразовател , импульс готовности (фиг. 7, к-1). Одновременно с выхода (2(3) блока 6 управлени  задаетс  режим считывани  информации из  чеек РП АЗУ 9 по адресу АП-1,  вл ющемус  результатом преобразовали  по первому каналу. Если на шине 3 выставлена готовность приемника , вызванна  импульсом к-1 (фиг.7 то на выходе (6) блока 6 управлени  формируетс  идентификатор информации (фиг, 7, л-1). Информаци  преобразовани  передаетс  на приемник по ши ..нам 11 (код номера канала) и 12 (ре . зультат преобразовани ). После окончани  на шестой фазе идентификатора л-1 по импульсу м-2 заканчиваетс  идентификатор канала ж-1. По его окончании вырабатываетс  условие смены номера канала с КВ-1 на КВ-2 (таблица на фиг, 7). Смена осуществл етс  на фазе Ф 8 генератора 5 с выхода () блока 6 управлени . В это же врем  с его выхода (1 f 1J ) устанавливаетс  в начальное состо ние рмирователь 8 адреса. Выборка ПО второму каналу начинаетс  с форми ровател  идентификатора канала (ИК-2 и повтор етс  в том же пор дке, что и дл  первого канала. Длительность идентификатора каналов величина переменна  и зависит от адреса, в котором находитс  результат преобразовани  (селекци  признаков преобразовани  ведетс  путем последовательной адресации АЗУ 9 начина  с начального адреса). После выборки по всем каналам на выходе (2f2) селектора 10 по вл етс  импульс окончани  селекции , который подаетс  на вход () блока 6 управлени  и вводит режим НУ иди ПР в зависимости от состо ни  шины 2 управлени . 1 Блок 4 асинхронно-синхронного ввода работает следуюпц1М образом. В начальное состо ние с запретом ввода сигналов преобразовани  блок 4 устанавливаетс  по входу (2) напр жением низкого уровн . Если напр жение низкого уровн  снимаетс , разрешаетс  работа триггеров и доступ на вход сигналов преобразовани . По вление на любом из входов (ifl}).., () или одновременно на нескольких из них, или на всех входах сигнала преобразовани  (фиг. 6б) приводит к включению триггера 15-1 (или соответствующих триггеров в остальных каналах). При этом имеет место совпадение высоких уровней на двух входах элемента I7-I совпадени  (или соответствующих элементах совпадени  в остальных каналах). Через элемент иЛИ 19 высокое напр жение передаетс  на D-вход триггера 23. По синхроимпульсу (фиг. 56, Ф 2 ) на входе( ) триггер 23 включаетс  и разрешает по выходу элемента 21 на фазе Ф 3 генератора 5 включение триггера 16-1 (или соответствующих триггеров в остальных каналах), осуществл   синхронный ввод и формирование на выходах ,i.i,j; г i-utt. ла ( 1 fl)...() блока 4 признаков преобразовани . Включение триггера 16-1 (или соответствующих ему в остальных каналах) снимает высокое напр жение с D-входа триггера 23, выключа  его по фазе Ф2 и закрыва  синхронный ввод до по влени  следующего (следующих) сигнала преобразовани . Триггер 24 срабатывает от триггера 23 по синхроимпульсам фазы Ф4 (фиг.5г формиру  идентификаторы признаков преобразовани  на выходе (2) блока 4, При срабатывании триггера 16-1 и соответствующих ему триггеров в остальных каналах на всех входах 1,1...К, элемента 22 имеетс  совпадение высоких уровней напр жени  и на его выхо де,  вл к цемс  выходом (З) блока 4, по вл етс  признак окончани  ввода сигналов преобразовани . Быключение триггеров 23 и 24 нар ду с выключе-. нием по входу (2) в процессе преобра зовани  производитс  от синхроимпуль сов базы Ф7, поступающих на вход ( ). Блок 6 управлени  работает следую щим образом. Если на входе (З) блока 6 установ лено напр жение низкого уровн  (НУ), триггер 25 задани  режимов находитс  выключенном состо нии. С его пр мо го выхода в выключенном состо нии удерживаютс  также триггеры 26 - 28, Триггеры 29 и 30 выключаютс  по Rвходам синхроимпульсами фазы Ф7 и фазы Фб, поступан цими на входы (5 7) и (5(б) соответственно. При этом по цеп м комбинационных элементов напр жение низкого уровн  устанавливаетс  на выходах () и (7), по которым осуществл етс  сброс счетчика 7 преобразовани  и управление начальным состо нием блока 4. На выходах (), (2(2), () блока 6 управлени  в это врем  задаютс  высокие уровни напр жени , определ ю , щие режим хранени  дл  АЗУ 9. На выт ходе элемента 42 совпадени  устанавливаетс  низкий уровень напр жени , которым формирователь 8 адреса по (1{lJ) выводитс  на начальный адрес, а с выхода () снимаетс  управление пошаговым сдвигом селектора 10, который с выхода триггера 26 по цепи выхода ( ) блока 6 управлени  устанавливаетс  на выборку первого канала . Выключенное состо ние триггеров 29 и 30 снимает с вькода (5) готовность , а с выхода (6) - идентификатор информации. При смене низкого уровн  напр жени  на входе (З) на высокий включает с  триггер 25 синхроимпульсов первой фазы по входу (5 l ). Задаетс  режим ПР, при котором на выходах () и (7) по вл етс  высокое напр жение, разрешающее с выхода элемента ИЛИ 47 работу счетчика 7 преобразовани  и работу блока 4, по входу (5{8j) открываетс  элемент 37 совпадени  дл  вьщачи на фазе Ф8 с выхода (3{2j) счетных импульсов на вход счетчика 7 преобразовани , С выхода триггера 25 посредством элементов 40 совпадени  и элементов ИЛИ 49 и 50 йа выходах (2{13)и ) устанавливаетс  низкое напр жение дл  подготовки АЗУ 9 .к режиму записи. Если с блока 4 по вл етс  идентификатор признаков преобразовани  (фиг, 6ж) то на входе (О блока 6 управлени  низкий уровень напр жени  помен етс  на высокий . Этим открываетс  элемент 39 совпадени  дл  прохождени  с входа (5{5}) на выход (2{2) импульсов фазы Ф5 дп  стробировани  записи в  чейки ПИК и РП АЗУ 9. Тактирование записи в АЗУ 9 идентификатором признаков преобразовани  по рходу (1) продолжаетс  до тех пор, пока не выполнитс  ввод сигналов преобразовани  по всем ка1 1алам. По вление признака окончани  ввода сигналов преобразовани  от блока 4 (фиг. 7, 6-1) приводит к изме-, нению низкого уровн  напр жени  на входе (2) на высокий. Если на входе (4) также имеетс  высокий уровень, то по фазе Ф1 на входе (5{l ) включаетс  триггер 26, На его пр мом выходе (а также на выходе (4fl3) блока 6 управлени ) по вл етс высокий уровень пуска селектора 10 с целью . селекции признаков преобразовани  (сип) на поле  чеек пам ти Ш1К (фиг,7,. B-I), Затем по фазе 2 на вход (5(2 ) включаетс  триггер 27, на пр мом выходе которого устанавливаетс  высокий уровень напр жени ,  вл юоцсйс  идентификатором выборки по одному из каналов (фиг. 7ж), Этим же уровнем напр жени  по° цепи элемента ИЛИ 49 на выходе (2(1) устанавливаетс  низкий уровень, задающий при высоком уровне на выходе (2(2}) при отсутствии идентификатора признаков преобразовани  режим считывани  из  чеек ПИК АЗУ 9, В это же врем  фазой ФЗ посредством элемента ИЛИ 49 разрешаетс  сканирование с выхода () результатов считывани  из  чеек ППК, Одновременно синхроимпульсами фазы Ф8 на входе () через злементы 38 и 48 с выхода (1123) ведетс  пошаговый сдвиг формировател  8 адреса. При ИК по вление на входе ( ) импульса ассоциативной выборки (высокий уровень напр жени , фиг, 7, ) включает триггер 29, пр мой выход которого задает готовность на выходе (5) блока 6 управлени . Вместе с этим через элемент ИЛИ 50 низкий уровень напр жени  устанавливаетс  на выходе (), управл ющем считыванием информации из  чеек РП АЗУ 9. Вслед за этим на фазе Ф4 по входу (ЗГА) через элемент 36 включаетс  триггер 3,0, пр мой выход которого задает идентификатор информации на выходе (6) блока 6 управлени . При этом на фазе Ф7 через элемент 33 и 45 йыключаетс  триггер 27 - заканчиваетс  идентификаци  канала. По окон чании Ж по С-входу выключаетс  триг гер 28 (включаетс  всегда при включении триггера 27) на фазе ФЗ со входа (5{3) посредством элемента 35 совпадени . Его выключение при высоком уровне напр жени  на инверсном выходе обеспечивает выведение через элемент 41 на фазе Ф8 с выхода (1 ij) в начальное состо ние формировател  адреса, а с выхода () перевод се лектора 10 на следующий канал выборки . Выключение триггеров 29 и 30 про изводитс  на каждой фазовой последовательности соответственно синхроимпульсами Ф7 с входа () и Фб с входа (5 б). На этом завершаетс  цикл функционировани  блока 6 управлени  при выборке информации из АЗУ дл  одного из кандлов. Дл  выборки по следующему каналу на фазе Ф2 внов включаетс  триггер 27 при включенном триггере 26. Окончание селекции осуществл етс  выключением триггера 26 управлени  по входу (3) или с селектора 10 по входу () посредством .элемента ИЛИ 43. Селектор 10 работает следующим iобразом.. В режимах НУ и ПР по входу (2fl) в исходное состо ние устанавливаетс  счетчик 52, который управл ет рабо„ -С1 1 „ той мультиплексора 51 по выходу 1 .. .G При этом перва  лини  св зи (1 fl ) многоканального входа (1{| ...К) приз наков преобразовани  коммутируетс  на вход мультиплексора 51. Выход мультиплексора 51 подключен на вход элемента 53 совпадени , второй вход которого служит дл  сканировани  на фазе ФЗ по входу () признаков преобразовани . В рассматриваемых режимах на вход () импульсы не по-г ступают, формирование импульсов ассоциативной выборки на выходе элемента 53,  вл ющемс  выходом селектора 10, не ведетс . После включени  режима ВР снимаетс  установка в исходное состо ние счетчика 52, на вход {2{з) поступают импульсы сканировани  . Если на начальном адресе управлени  мультиплексором 51 (счетчик 52 в исходном состо нии) при иаличии сканирующего импульса нет совпадени  указанных на входах элемента 53 .сигналов, то на его выходе импульс ассоциативной выборки не вырабатываетс . В св зи в этим со стороны блока 6 управлени  производитс  переадресаци  АЗУ 9 и селектор 10 при считывании с этого адреса на . следующей фазовой последовательности вновь проводит сканирование (фиг. 7) признаков преобразовани . Переадресаци  дл  одного канала продолжаетс  до тех пор, пока на входе (lxl.«.Kj) селектора 10 не по витс  признак преобразовани  и соответственно на выходе элемента 53 совпадени  не выработаетс  импульс ассоциативной выборки . После этого с блока 6 управлени  по входу (2(2}) поступает импульс переключени  счетчика 52 на следующее по пор дку состо ние. При этом коммутируетс  на выход мультиплексора 51 втора  лини  съ зи{12 ;} многоканального входа (1 l...к}) селектора 10. Начинаетс  этап формировани  импульса ассоциативной выборки дл  второго канала. В момент окончани  последнего состо ни  счетчика 52 одновибратор 54 вырабатывает на своем выходе и соответственно на выходе (2f2j) селектора 10 импульс окончани  селекции признаков преобразовани  по всем каналам. Состо ние счетчика 52 одновременно с подачей на входы l.,.G управлени  мультиплексором 51 выводитс  на выход (l.,.G}) селектора 10 дл  передачи кода номерз канала на приемник информации. Формула изобретени  Многоканальный преобразователь интервалов времени в код, содержащий многофазный генератор, счетчик преобразовани , выходы которого соединены с Первой группой входов запоминающего устройства, формирователь адреса, входы которого подключены к ервой группе выходов блока управлени , отличающийс  тем, что, с целью Повышени  надежности путем упрощени  и повышени  достовер17

   ности преобразовани  устройства, в него введены блок асинхронно-синхроН ного ввода и селектор ассоциативной выборки результатов преобразовани , а запоминан цее устройство выполнено ассоциативным с плавающей адресацией каналов; причем перва  группа входов блока асинхронно-синхронног о ввода  вл етс  ииной многоканального ввода сигналов преобразовани , а перва  группа его выходов соединена с второй группой входов ассоциативного запоминающего устройства с плавающей адресацией каналов, перва  группа выходов которого соединена с первой группой входов селектора ассоциативкой выборки результатов преобразовани , а втора  группа выходов подключена к шине результата преобразовани , втора  группа выходов блока управлею1  подключена к третьей группе входов ассоциативного запоминающего устройства с плавающей адресацией каналов, четверта  группа входов которого подключена к группе выходов формировател  адреса, второй и тре7387318

   тий выходы блока асинхронно-синхронного ввода подключены соответственно к первому и второму входам блока управлени , третий и четвертый входы 5 которого подключены к шинам соответственно управлени  режимами и готовности внешнего приемника, перва  группа выходов многофазного генератора подключена к п той группе входов бло )0 ка управлени , четверта  группа выхогдов которого соединена с второй групг пой входов селектора асинхронной выборки результатов преобразовани , перва  группа выходов которого соеди 5 нена с шиной вывода кода номера канала , а втора  группа выходов подключена к шестой группе входов блока управлени , п тый и шестой выходы кото-рого соединены соответственно с ши20 ной готовности выводы и шиной идентификации информации вывода, седьмой выход .блока управлени  подключен к второму входу блока асинхронно-синхронного ввода, треть  группа входов

   5 которого соединена с второй группой выходов многофазного генератора.

   ШЯ

   (5Ш

   Фие.З

   v

   ФГ-Л Ь Ф2 -П

   д фз .

   г

   2 ф -П.

   ; гт

   g ФУ П

   f Ф -П1 /Ч 077 -П:

   // . -jn. Ф8

   jn

   фуг.5

   qJue.