SU1272482A1 - Устройство дл формировани псевдослучайных чисел - Google Patents

Description

Изобретение относится к импульсной технике.

-Целью изобретения является улучшение корреляционных характеристик формируемых псевдослучайных чисел и по- 5 вышение надежности работы устройства.

На чертеже представлена структурная схема устройства для формирования псевдослучайных чисел.

Устройство содержит L счетчиков 1 , '® L запоминающих устройств 2, L блоков последовательно соединенных Т-триггеров, генератор 4 тактовых импульсов, элемент 5 задержки, группу 6 /шин установки начального состояния '⁵ и шину 7 управления установкой начального состояния. Выход генератора тактовых импульсов соединен с входами L счетчиков 1, входами управления L запоминающих устройств 2 и вхо- *® дами синхронизации Т-триггеров L блоков 3 последовательно соединенных Т-триггеров непосредственно, а через элемент 5 задержки - с входами записи L запоминающих устройств 2, адресные входы которых соединены с выходами соответствующих L счетчиков 1. Выход последнего Т-триггера i-го (i=l, L-1) блока 3 последовательно соединенных Т-триггеров соединен с информационным входом (i+Ι)-го запоминающего 'устройства 2 (i=l, L-1). Выход последнего Т-триггера L-ro блока 3 последовательно соединенных Ттриггеров соединен с информационным входом первого запоминающего устройства 2. Входы установки Т-триггеров L блоков 3 последовательно соединенных Т-триггеров соединены с соответствующими шинами группы 6 шин установки начального состояния. Шина 7 управления установкой начального состояния соединена с входами управления Т-триггеров L блоков 3 последовательно соединенных Т-триггеров.

Устройство для формирования псевдослучайных чисел работает следующим образом.

Предварительно Т-триггеры L блоков 3 последовательно соединенных Т-триггеров устанавливаются в начальное (ненулевое) состояние с помощью сигналов по шинам группы 6 шин уста- ; новки начального состояния и шине 7 управления установкой начального состояния, запоминающие устройства 2 находятся в режиме чтения (исходная информация в них заносится до начала работы устройства). С приходом тактового импульса с генератора 4 тактовых импульсов счетчика 1 переходят (по переднему фронту импульса) в новое состояние, а в Т-триггеры блоков 3 последовательно соединенных Т-триггеров происходит запись информации (по заднему фронту импульса). Задержанным импульсом с выхода элемента 5 задержки осуществляется запись информации с выходов последних Т-триггеров блоков 3 последовательно соединенных Т-триггеров в соответствующие запоминающие устройства 2. Это позволяет сформировать последовательности L-разрядных независимых на q тактов и некоррелированных на ΐ>q тактов псевдослучайных чисел, так как числа, снимаемые с выходов Т-триггеров бло-. ков 3 последовательно соединенных Т-триггеров, некоррелированы на Г тактов (в том числе и на l >q тактов) , а снятие информации с выходов регистров сдвига, образованных из i-го счетчика I, i-ro запоминающего устройства 2, генератора 4 тактовых импульсов й элемента 5 задержки (показано штриховой линией), отстоящих друг от друга не менее чем на q ячеек, дает последовательности L-разрядных независимых на q тактов псевдослучайных чисел. С приходом следующего тактового импульса с выхода генератора 4 тактовых импульсов (в отсутствие тактового импульса с генератора 4 тактовых импульсов запоминающие устройства 2 находятся в режиме чтения) описанный процесс форми40 рования псевдослучайных чисел повторяется.

Claims (2)

1. Изобретение относитс  к импульсной технике. -Целью изобретени   вл етс  улучше ние коррел ционных характеристик фор ййруемых псевдослучайных чисел и повышение надежности работы устройства На чертеже представлена структурна  схема устройства дл  формировани  псевдослучайных чисел. Устройство содержит L счетчиков 1 , L запоминающих устройств 2, L блоков 3последовательно соединенных Т-триг геров, генератор 4 тактовых импульсов , элемент 5 задержки, группу 6 шин установки начального состо ни  и шину 7 управлени  установкой начального состо ни . Выход генератора 4тактовых импульсов соединен с входами L счетчиков 1, входами управлени  L запоминающих устройств 2 и вхо дами синхронизации Т-триггеров L бло ков 3 последовательно соединенных Т-триггеров непосредственно, а через элемент 5 задержки - с входами записи Т запоминающих устройств 2, адрес ные входы которых соединены с выходами соответствующих L счетчиков 1. Выход последнего Т-триггера i-ro (, L-1) блока 3 последовательно соединенных Т-триггеров соединен с информационным входом (i-fl)-ro запоминающего устройства 2 (, L-1). Выход последнего Т-триггера L-ro бло ка 3 последовательно соединенных Ттриггеров соединен с информационным входом первого запоминающего устройства 2. Входы установки Т-триггеров L блоков 3 последовательно соединенных Т-триггеров соединены с соответствующими тинами группы 6 шин установки начального состо ни . Шина 7 управлени  установкой начального сос то ни  соединена с входами управлени  Т-триггеров L блоков 3 последовательно соединенных Т-триггеров. Устройство дл  формировани  псевдослучайных чисел работает следующим образом. Предварительно Т-триггеры L блоков 3 последовательно соединенных Т-триггеров устанавливаютс  в началь ное (ненулевое) состо ние с помощью сигналов по шинам группы 6 шин установки начального состо ни  и шине 7 управлени  установкой начального со то ни , запоминающие устройства 2 наход тс  в режиме чтени  (исходна  информаци  в них заноситс  до начала работы устройства). С приходом тактового импульса с генератора 4 тактовых импульсов счетчика 1 переход т (по переднему фронту импульса) в новое состо ние, а в Т-триггеры блоков 3 последовательно соединенных Т-триггеров происходит запись информации (по заднему фронту импульса). Задержанным импульсом с выхода элемента 5 задержки осуществл етс  запись информации с выходов последних Т-триггеров блоков 3 последовательно соединенных Т-триггеров в соответствукицие запоминающие устройства
2. 2. Это позвол ет сформировать последовательности L-разр дных независимых на q тактов и некоррелированных на Т q тактов псевдослучайных чисел, так как числа, снимаемые с выходов Т-триггеров бло-. ков 3 последовательно соединенных Т-триггеров, некоррелированы на Г тактов (в том числе и на 1 q тактов ) , а сн тие информации с выходов регистров сдвига, образованных из 1-го счетчика 1, i-ro запоминающего устройства 2, генератора 4 тактовых импульсов и элемента 5 задержки (показано штриховой линией) , отсто 1чих друг от друга не менее чем на q  чеек , дает последовательности L-разр дных независимых на q тактов псевдослучайных чисел. С приходом следующего тактового импульса с выхода генератора 4 тактовых импульсов (в отсутствие тактового импульса с генератора 4 тактовых импульсов запоминающие устройства 2 наход тс  в режиме чтени ) описанный процесс формировани  псевдослучайных чисел повтор етс . Формула изобретени  Устройство дл  формировани  псевдослучайных чисел, содержащее генератор тактовых импульсов, выход которого соединен с входом элемента задержки , входом синхронизации первого счетчика и входом управлени  первого запоминающего устройства, адресные входл которого соединены с выходами счетчика, выход элемента задержки соединен с входом записи первого запоминающего устройства, отличающеес  тем, что, с целью улучшени  коррел ционных характеристик формируемых псевдослучайных чисел и повь вени  надежности работы устройства, в него введены L блоков последовательно соединенных Т-тригге ров, (L-1) счетчиков, (L-1) запоминающих устройств, группа шин установ ки начального состо ни , шина управлени  установкой начального состо ни , соединенна  с входами управлени  Т-триггеров L блоков последовательно соединенных Т-триггеров, входы установки Т-триггеров которых сое динены с соответствукидими группами шин установки начального состо ни , выходы i-ro счетчика (, L) соединены с соответствующими адресными входами соответствующего i-ro запоминаимцего устройства (, L), выход j-ro запоминающего устройства (j l ,L) подключен к входу первого Т-триггера соответствующего j-ro блока (,L) последовательно соединенных Т-триггеров , выход последнего Т-триггера 1-го (, L-1) блока последовательно соединенных, Т-триггеров соединен с информационным входом(1+1)-го запоминающего устройства ( L-1), выход последнего Т-триггера L-ro блока последовательно соединенных Ттриггеров соединен с информационньм входом первого запоминающего устройства , выход генератора тактовых импульсов соединен с входами синхронизации Т-триггеров L блоков последовательно соединенных Т-триггеров, входом k-ro счетчика и входом управлени  k-ro запоминающего устройства, выход элемента задержки соединен с входом записи k-ro запоминающего устройства (, L).