SU1269267A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к  дерной электронике и может быть использовано при разработке быстродействующих аналого-цифровых преобразователей . Изобретение позвол ет уменьшить дифференциальную нелинейность . Это достигаетс  тем, что аналого-цифровой преобразователь содержит преобразователь амплитуда-врем , управл ющий элементом ИЗ, через (Л

Description

который импульсы от генератора 2 импульсов проход т на счетчик А, импульсов . Элементы i 8, 9, 10 отбирают комбинации, имеющие в младших разр дах 00, 01 и 10, и делители 11, 12з 13 частоты с регулируемыми коэффициентами К1, К2, КЗ делени  считыв .ают число вышеуказанных комбина1ШЙ , Большинство кодовых комбинаций проход т на выход без изменений.

69267

но кажда  но счету комбинаци ,имеюща  в младших разр дах 00, цреобразуетс  в 01, кажда  комбинаци  с 01 преобразуетс  в 10, кажда  комбинаци  с 10 преобразуетс  в 11. Величины К1, К2 и КЗ определ ютс  из белого снектра, набранного с большой статистикой, и устанавливаютс  заранее в соответствующие делители 11, 12, 13 частоты, 3 ил.

Изобретение относитс  к  дерной электронике и может быть использовано при разработке бысдродействующих аналого-цифровых преобразователей .

Целью изобретени   вл етс  уменьшение дифференциальной нелинейности.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 и 3 - амплитудные спектры, содержащие соответственно дифференциальную нелинейность с периодом два и четыре канала о

Устройство содержит преобразователь 1 амплитуда - врем , генератор 2 импульсов, элемент И 3, счетчик 4 импульсов, группу элементов И 5, инверторы 6 и 7, элементы И 8-10, делители 1 1-13 частоты, элементы ИЛИ 14 и 15, инвертор 16, элементы И 1720 , элементь ИЛИ 21 и 22,

Устройство предназначено дл  уменьшени  дифференциальной нелинейности периодического типа. На фиг, 2 номер канала N отложен по горизонтальной оси, а по вертикали отложено число событий в каждом канале . Как видно, число событий п.

п, п повтор етс  через один

2

канал. Это означает, что эффективна  ширина канала периодически повтор етс : широкий (000) - узкий (001), широкий (010) - узкий (011) и т.д. (Ширина каналов W. приведена на фиг, 2б). Период повтор емости Т в данном случае равен сумме двух каналов. Дл  того, чтобы уравн ть ширину двух соседних каналов и значит уравн ть число событий в двух соседних каналах п, и п, нуж2

но часть событий / из широких каналов перевести в соседние узкие каналы , т,е, из 000 в 001, из 010 в 011, из 100 в 101 и т,д. Широкими каналами  вл ютс  в данном случае четные каналы, номер кода которых оканчиваетс  на ноль, а узкими  вл ютс  нечетные каналы. Таким образом , чтобы произвести нужнуюкоррекцию дифференциальной нелинейности нужно часть нулей в младшем разр де выходного када аналого-цифрового преобразовател  перевести в единицы . Если, например, п больше п на 1%, то нужно 0,5% нулей, т.е, каждый двухсотый, перевести в еди-. ниду.

Здесь следует отметить, что мы рассмотрели случай, когда четные каналы шире нечетных, т.е, нулей в младшем разр де больше, чем единит,

На фиг. За показан спектр, содержащий дифференциальную нелинейность с периодом четыре канала: п, п, п, Пд, причем как и ранее, четные каналы (код которых оканчиваетс  на нуль) шире нечетных, а первые два канала шире, чем вторые два канала, т.е, ,

Ширина каналов дл  этого варианта показана на фиг. 35, На фиг.ЗЬ показано, кака  должна быть ширина каналов в случае равномерного распределени . Из сравнени  легко определить кака  дол  событий Д. должна быть переведена из канала 000 в 001, из 00 в 010 и из 010 в 011:

Ь,, д , Bi 4п, г П2

Biil JtIbJjIb

2п,,

, ,, П.+П2 3(n, +П-1+П,+П4)

Д +.

n, An

Эти доли на фиг. 3S отмечены более густой штриховкой.

Таким образом, чтобы уменьшить дифференциальную нелинейность с периодом четыре канала необходимо часть кодовых комбинаций, имеющих в младших разр дах два нул , перевести в 01. Эта часть равна Д . Часть комбинаций Д, имеющих на конце комбинации 01, перевести в 10 и часть комбинаций Д, оканчивающихс  10, перевести в 11. ,

Три элемента 8-10 вьщел ют с помощью инверторов 6 и 7 комбинации младших разр дов выходного кода 01. 00 и 10. Выходы этих элементов И 810 соединены с делител ми 11-13, которые считают число указанных комбинаций . Исход  из вычисленных Д , наход т коэффициенты делени  дл 

1-13: К,

1 г;

делителей

К -- , которые устанавливаютс 

а,

в соответствуюш,ие делители. Каждый из делителей насчитывает предварительно установленное число К,, Y. или К и выдает импульс, по которому производитс  коррекци  кода, а делитель при этом сбрасываетс  в нуль и затем считает снова.

Схема устройства (фиг. 1) построена таким образом, что любые комбинации в двух последних разр дах проход т на выход без изменени , если на выходах делителей 11-13 нулева  информаци . Это легко проследить. Допустим в последнем разр де 0. Поскольку на выходе делителей 12 и 13 - нуль, нулева  информаци  проходит через элементы 14 и 15 без изменени . Далее проходит через элемент 17 и наконец пройдет через элемент 21 также без изменени , так как на другой вход этого элемента поступает нуль с выхода элемента И 19. Точно также можно показать, что без изменений проходит и единична  информаци . Через элементы ИЛИ единица проходит свободно , через элемент 17 единица проходит , так как на выходе делител  11 нуль,а на выходе инвертора 16 единица,

А теперь посмотрим, что будет если делитель 12 насчитает К, импуль692674

сов и на выходе делител  установитс  единица. В этом случае комбинаци  00 перейдет в 01, так как на выходе элемента НИИ будет единица. Св зь 5 от клеммы L на третий вход группы элементов 5 необходима дл  того, чтобы не считать 00-комбинацию,когда производитс  сброс счетчика в нулевое состо ние.

10 Делитель 11 дает единицу, если он насчитает Kj комбинаций 01. Б этом случае единица в младшем разр де перейдет в нуль, так как элементы 17 и 19 будут закрыты, а нуль 15 во втором разр де перейдет в единицу , так как сработает элемент 20,

о

на входы которого поступ т единицы от делител  К и от элемента 15, а единица на выходе элемента 20 даст 20 единицу на выходе элемента 22.

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь., содержащий преобразователь амплитуда - врем , выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход с входом счетчика импульсов, о тличающийс  тем, что, с целью уменьшени  дифференциальной нелинейности, в него введены три инвертора , три делител  частоты, смесь элементов И, четыре элемента ИЛИ,

   группа элементов И, первые входы

   которой соединены с соответствующими выходами счетчика импульсов, вторые входы объединены с первым входом второго элемента И и  вл ютс  шиной

   готовности, первый выход группы эле-, ментов И соединен с входом первого инвертора, первыми входами третьего элемента И и первого элемента ИЛИ, второй вход группы элементов И соединен с входом второго инвертора и первыми входами четвертого, п того и шестого элементов И, выход первого инвертора соединен с вторыми входами второго и четвертого элементов

   и, выход второго инвертора соединен с вторым входом третьего элемента И и третьим входом второго элемента И, выход третьего элемента И через первый делитель частоты соединен с

   входом .третьего инвертора, вторым входом шестого элемента И и первым входом седьмого элемента И, вьтход второго элемента И через второй де5

   лнтель частоты соединен с первым входом второго элемента ИЛИ,выход четвертого элемента И через третий делитель частоты соединен с вторым входом первого элемента РШИ, выход которого соединен с вторым входом второго элемента ИШ-, выход которого , соединен с вторым входом седьмого элемента И и первым входом восьмого элемента И, второй вход которого объединен с вторым входом п того элемента И и соединен с выходом тре/7 ,

   /7г

   69267. (

   тьего инвертора, выходы п го: ci и восьмого элементов И соединен ;; ответственно с первыми входами . iieтьего и четвертого элементов, ИЛИ, 5 вторые входы которых соединены соответственно с выходами седьмого и шестого элементов И, выходы четвертого и третьего элементов ИЛИ и выходы группы элементов to И , кроме первого и второго выходов ,  вл ютс  выходными шинами .