SU1267585A2 - Импульсное фазосдвигающее устройство - Google Patents
Импульсное фазосдвигающее устройство Download PDFInfo
- Publication number
- SU1267585A2 SU1267585A2 SU853897188A SU3897188A SU1267585A2 SU 1267585 A2 SU1267585 A2 SU 1267585A2 SU 853897188 A SU853897188 A SU 853897188A SU 3897188 A SU3897188 A SU 3897188A SU 1267585 A2 SU1267585 A2 SU 1267585A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- dynamic
- output
- flop
- flip
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к радиотехнике , и может быть использовано в радиоизмерительных устройствах и вл етс дополнительным к авт. св. W 1149406. Цель изобретени повышение точности установки фазового сдвига. Устройство содержит фазовый детектрР 1, фильтр 2 нижних частот, генератор 3 импульсов, синхронный счетчик 4, задатчик 5 кода и двоичный сумматор 6. Введение.динамического D-триггера 7 уменьшает опшбку установки фазового сдвига, что позвол ет расширить область приме- нени устройства. 2 ил.
Description
IND
О)
ел
00 ел
фие.;
N3
Изобретение относитс к радиотехнике и может быть использовано в радиоизмерительных устройствах.
Целью изобретени вл етс повышение точности установки фазового сдвига импульсного фазосдвигающего устройства.
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - эпюры, по сн ющие принцип его работы.
Устройство содержит фазовый, де- . тектор 1, фильтр 2 нижних частот, генератор 3 импульсов, синхронный счетчик 4, задатчик 5 кода, двоичньш сумматор 6 и динамический D-триггер 7.
Первьш вход фазового детектора 1 вл етс входом устройства. Выходы синхронного счетчика соединены с первыми входами двоичного сумматора 6, причем выход старшего разр да синхронного счетчика 4 вл етс одновременно и выходом устройства. Выходы задатчика 5 кода соединены с вторыми входами двоичного сумматора 6, на вход переноса KOTopdro подан уровень логической единицы, а выход двоичного сумматора 6, соответствующий старшему разр ду синхронного счетчика, соединен с D-входом динат мич-еского D-тритгера 7, С-вход которого соединен с объединенными выходом генератора 3 импульсов и входом синхронного счетчика 4, а выход D-триггера соединен с вторьпч входом фазового детектора 1, выход которого через фильтр 2 нижних частот соединен с входом генератора 3 импульсов.
Импульсное фазосдвигающее устройство работает следующим образом.
На первый вход фазового детектора 1 поступает входной сигнал устройства , имеющий форму симметричного меандра частоты FO (фиг. 2а) а на второй вход подаетс импульсное напр жение с выхода динамического D-триггера 7 (фиг. 2-н). При произвольном ненулевом коде задатчикг 5 фазового сдвига (на фиг. 2ж,з.,и показан код 0,1,0) сигнал ошибки фазового детектора 1 через фильтр 2 нижних частот регулирует частоту управл емого генератора 3 импульсов таким образом, что она становитс равной
f 2. F
о
где k - разр дность синхроргного
673852
cчeтч fкa А импуаьсов, а также кода .задатчика 5 кода фазового сдвига и разр дность двоичного сумматора 6. Последовательность кодов с ::ыходов разр дов синхронного счетчика 4 импульсов (фиг. 2Ь ,.,д) поступает на первые входы двоичного сумматора 6. и суммируетс в нем с управл ющими кодами задатчика 5 кода фазового сдвига (фиг. 2н,|,и), поступающими на вторые входы двоичного сумматора 6. На вход переноса двоичного сумматора 6 подаетс уровень логической 15 единицы (фиг. 2е) и поэтому результат сложени кода эадатчика 5 кода фазового сдвига (фиг. 2ж,,и) с текущей последовательйостью кодов синхронного счетчика 4 (фиг. 2Ь ,г,) 20 увеличиваетс на единицу (фиг. 2к, ,гл). Сигнал k-1o выхода двоичного сумматора 6 имеет частоту повторени FO (фиг. ) и подаетс на информационный D-вход динамического 25 D-триггера 7, на .тактовьш С-вход которого поступают импульсы с выхода управл емого генератора 3 импульсов . В случае, если на информационном входе динамического D-триг30 гера 7 присутствует сигнал логического нул (ф.иг, 2м) то импульсы, поступающие на С-вход динамического и-триггера 7, с в.ыхода управл емого генератора 3 импульсов, устанавливают нулевое состо ние этого триггера , т.е. на выходе последнего имеет , место сигнал нулевого уровн (фиг. 2н).
Если на информационном входе дина .., мического D-триггера 7 сигнал логической единицы сменит сигнал логического нул (фиг. 2и), то первый же импульс с выхода управл емого генератора 3 импульсов (фиг. 25), по45 ступа на тактовый С-вход D-тригге . ра 7, изменит его состо ние (фиг. 2н, t), и на второй вход фазового детектора Г поступит сигнал логической единицы.
Состо ние D-триггера 7 вновь из менитс на нулевое (фиг. 2н, t) после установлени на информационном D-входе этого D-триггера сигнала логического нул (фиг. 2м),
55 когда на тактовый С-вход D-триггвра 7 поступит очередной импульс с выхода управл емого генератора 3 импульсов (фиг. , t).
При этом на выходе динамического D-триггера 7 формируетс меандр частоты FO , который поступает на второй вход фазового детектора 1 и имеет задержку относительно сигнала на выходе k-ro разр да синхронного счёт чика 4. Эта задержка обусловлена суммированием импульсных последовательностей разр дных выходов сийхр н него счетчика 4 с единицей, имеющей место на входе переноса двоичного сумматора 6, и кодом задатчика 5 кода фазового сдвига, а также работой динамического D-триггера. 7.
Подачей единицы на вход переноса двоичного сумматора 6 компенсируетс задержка сигнала на один такт работы динамического D-триггера 7.
Поскольку система фазовой автоподстройки поддерживает равенство фаз между входным сигналом (фиг. 2а) и сигналом на выходе динамического D-триггера 7 (фиг. 2ч), то на выходе k-ro разр да синхронного счетчика 4 формируетс меандр частоты FO (фиг. 23) со сдвигом по времени t относительно входного сигнала устройства (фиг. 2а) на число дискрет, соответствующих коду задатчика 5 кода фазового сдвига (фиг. 2ж,,и).
А поскольку динамический D-триггер 7 формирует на втором входе фазового детектора 1 меандр частоты FO фактически засинхронизированный им2675854
пульсами управл емого детектора 3, то ошибка установки фазового сдвига за счет задержки сигналов в цепи синхронный счетчик 4 - двоичный 5 сумматор 6 отсутствует.
Ошибка установки фазового сдвига, возникающа за счет задержки сигнала в динамическом D-триггере 7, во.много раз меньше, чем в цепи 10 синхронньп счетчик 4 - двоичный сумматор 6.
Таким обрааом, в устройстве уменьшаетс ошибка установки фазового сдвига, что позвол ет расширить f5 область применени устройства.
Claims (1)
- Формула изобретениИмпульсное фазосдвигающее устрой20 ство по авт. св. № 1149406, отличающеес тем, что, с целью повьш1ени точности установки фазового сдвига, в него дополнительно введен динамический D-триггер, выход ко25 торого соединен с вторым входом фазового детектора, D-вход динамического D-триггера соединен с выходом двоичного сумматора, соответствующим старшему разр ду синхронного счетчика, 30 С-вход динамического D-триггера соединен с выходом управл емого генератора импульсов, при этом на вход переноса двоичного сумматора подан уровень логической единицы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853897188A SU1267585A2 (ru) | 1985-04-08 | 1985-04-08 | Импульсное фазосдвигающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853897188A SU1267585A2 (ru) | 1985-04-08 | 1985-04-08 | Импульсное фазосдвигающее устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1149406 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1267585A2 true SU1267585A2 (ru) | 1986-10-30 |
Family
ID=21177865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853897188A SU1267585A2 (ru) | 1985-04-08 | 1985-04-08 | Импульсное фазосдвигающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1267585A2 (ru) |
-
1985
- 1985-04-08 SU SU853897188A patent/SU1267585A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1149406, кл. Н 03 В 3/04, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4604582A (en) | Digital phase correlator | |
EP0318155A1 (en) | Forcing synchronisation on two pulse trains | |
JPH07303096A (ja) | ディジタル信号からクロック信号を発生するための装置 | |
EP0131233A2 (en) | High-speed programmable timing generator | |
SU1267585A2 (ru) | Импульсное фазосдвигающее устройство | |
US3376517A (en) | Automatic frequency control using voltage transitions of an input reference signal | |
JPH10502506A (ja) | Σ−δfm復調器の改良 | |
US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
CN116131821A (zh) | 一种高精度延迟时钟校准电路及芯片 | |
RU2785070C1 (ru) | Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска | |
CN220307202U (zh) | 一种时间脉冲信号无缝切换装置 | |
SU1267285A1 (ru) | Калибратор приращений угла фазового сдвига | |
RU2267221C1 (ru) | Цифровое устройство фазовой синхронизации | |
SU1363457A1 (ru) | Синтезатор частот | |
SU1046842A1 (ru) | Устройство дл автоматической синхронизации с посто нным временем опережени | |
SU1352400A1 (ru) | Калибратор фазового сдвига | |
SU984057A1 (ru) | Делитель частоты импульсов | |
SU1283962A1 (ru) | Синхронное счетное устройство | |
SU1359753A1 (ru) | Цифровой фазовращатель | |
SU1614095A2 (ru) | Генератор сигналов инфранизких частот | |
SU1723655A1 (ru) | Генератор импульсов | |
SU661769A1 (ru) | Частотно-фазовый детектор | |
SU1550602A1 (ru) | Генератор импульсов | |
SU1256128A1 (ru) | Перестраиваемый генератор низкой частоты | |
SU1658414A1 (ru) | Устройство дл формировани сигналов двухкратной фазоразностной модул ции |