SU1264323A1

SU1264323A1 - Differential discriminator

Info

Publication number: SU1264323A1
Application number: SU853916503A
Authority: SU
Inventors: Игорь Валентинович Целиков
Priority date: 1985-06-26
Filing date: 1985-06-26
Publication date: 1986-10-15

Abstract

Изобретение относитс к импульсной технике. Может быть использовано дл селекции импульсных сигналов по амплитуде, величина которой находитс в заданных пределах. Цель изобретени - расширение области применени - достигаетс введением в дифференциальный дискриминатор дополнительного логического элемента И 5 и инверторов 8 и 9. Дискриминатор также содержит компараторы 1 и 2 верхнего и нижнего уровней, D-триггеры 3 и 4, логические элементы И 6 и 7. Принцип работы дискриминатора основан на том, что на его выход пропускаетс входной импульс только в I том случае, если предыдущий импульс попал в окно дискриминации . (Л . 2 ил. fftarf выжгThe invention relates to a pulse technique. It can be used for the selection of pulse signals in amplitude, the magnitude of which is within the specified limits. The purpose of the invention is the extension of the field of application is achieved by introducing an additional logic element AND 5 and inverters 8 and 9 into the differential discriminator. The discriminator also contains comparators 1 and 2 of the upper and lower levels, D-triggers 3 and 4, logic elements And 6 and 7. Principle The work of the discriminator is based on the fact that an input impulse is transmitted to its output only if I if the previous impulse has fallen into the discrimination window. (L. 2 ill. Fftarf burned

Description

Изобретение относится к импульсной технике и может быть использовано для селекции импульсных сигналов по амплитуде, величина которой находится в заданных пределах.The invention relates to a pulse technique and can be used to select pulse signals in amplitude, the value of which is within predetermined limits.

Цель изобретения - расширение области применения дискриминатора.The purpose of the invention is the expansion of the scope of the discriminator.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - временные диаграммы, поясняющие его работу .Figure 1 presents the functional diagram of the device; figure 2 - timing diagrams explaining his work.

Дифференциальный дискриминатор содержит компараторы 1 и 2 верхнего и нижнего уровней, на первые входы которых поступает импульсная последовательность сигналов, на вторые верхний и нижний уровни дискриминации соответственно (U_By. и ). Выход компаратора 1 верхнего уровня соединен с S-входом D-триггера 3.Выход компаратора 2 нижнего уровня подключен к С-входу D-триггера 4, первому входу дополнительного логического элемента И 5, второму входу логического элемента И 6 и первому входу логического элемента И 7 через инверторы 8 и 9. Второй вход логического элемента И 5 соединен с выходом Dтриггера 4, а выход - с С-входом Dтриггера 3. D-вход триггера 3 подключен к общей шине .Инверсный выход Q Dтриггера 3 соединен с D-входом триггера 4 и первым входом первого логического элемента И 6 .Инверсный выход Q D¹ триггера 4 соединен с вторым входом дополнительного логического элемента И 5, прямой выход Q D-триггера 4 соединен с вторым входом логического элемента И 7.The differential discriminator contains comparators 1 and 2 of the upper and lower levels, the first inputs of which receive a pulse sequence of signals, the second upper and lower levels of discrimination, respectively (U _B y. And). The output of the upper level comparator 1 is connected to the S-input of the D-trigger 3. The output of the lower level comparator 2 is connected to the C-input of the D-trigger 4, the first input of the additional logic element And 5, the second input of the logical element And 6 and the first input of the logical element And 7 through inverters 8 and 9. The second input of AND gate 5 is connected to the output of D trigger 4, and the output to the C-input of D trigger 3. The D-input of trigger 3 is connected to a common bus. The inverse output Q of D trigger 3 is connected to the D-input of trigger 4 and the first input of the first logical element AND 6. Inverse to stroke QD ¹ trigger 4 is connected to a second input of the additional AND gate 5, a direct output Q D-flip-flop 4 is connected to the second input of the AND gate 7.

Дифференциальный дискриминатор работает следующим образом.Differential discriminator works as follows.

Когда входной сигнал (фиг.2а) попадает в окно дискримийации (U^i £ Ujk ), то срабатывает только компаратор* 2 нижнего уровня (фиг.2б, t,) и сигнал с его выхода поступает на второй вход логического элемента Иби через инверторы 8 и 9 на первый вход логического элемента И 7. Одновременно этот же сигнал поступает на С-вход D-триггера 4. С его приходом D-триггер 4 переключается в состояние с 1 на выходе Q (фиг.2д, t_t), так как на его вход D подается ”1 с выхода Q триггера 3. Таким образом, логические элементы И 6 и 7 открыты уровнями^1 с выхода Q триггера 3 и выхода Q триггера 4 соответ+ ственно. В результате сигнал с выхода компаратора нижнего уровня проходит на выходы логических элементов И 6 и 7 (фиг.2е,ж).При поступлении входного сигнала, амплитуда которого превышает порог срабатывания компаратора 1 верхнего уровня, он срабатывает (фиг.2в, Ц), и по входу S устанавливает D-триггер 3 в состояние с О на выходе Q. При этом.логический элемент И 6 закрывается и на его выход проходит импульс, длительность которого равна времени нарастания входного сигнала от нижнего до верхнего порога дискриминации (фиг.2е). На D-входе триггера 4 устанавливается О. С приходом следующего импульса, попавшего в окно дискриминации, сигнал с выхода компаратора нижнего уровня по С-входу устанавливает Dтриггер 4 в состояние с О на выходе Q (фиг.2г, t₄) и 1 на выходе Q, в результате закрывается логический элемент И 7 и осуществляется пропуск пришедшего входного сигнала (фиг.2ж). После задержки, равной времени переключения D-триггера 4, открывается дополнительный логический элемент И 5,.и пропуская на С-вход триггера 4 фронт входного сигнала, который переводит D-триггер 3 в исходное состояние (1 на выходе Q фиг.2г), пос-, ле чего открывается логический элемент И 6, пропуская на свой выход сигнал с выхода компаратора нижнего уровня (фиг.2е). При поступлении следующего импульса, попадающего в окно дискриминации, весь описанный процесс повторяется (фиг.2а, tj). Если вслед за сигналом, не попадающим в окно дискриминаций, приходит сигнал , амплитуда которого также превышает верхний порог дискриминаций (фиг.2а,6₆), то компаратор верхнего уровня по S-входу возвращает D-триггер 3 в состояние с О на выходе Q. В случае, когда вновь приходит сиг-’ нал, не попадающий в окно дискриминации (фиг.2в, t_?), дифференциальный дискриминатор осуществляет и его пропуск, но 'Ц-триггер 3 остается в состоянии с О на выходе Q (фиг.2г).When the input signal (Fig. 2a) enters the discrimination window (U ^ i £ Ujk), only the lower level comparator * 2 is triggered (Fig. 2b, t,) and the signal from its output goes to the second input of the Ibi logic element through inverters 8 and 9 to the first input of the logical element And 7. At the same time, the same signal is fed to the C-input of the D-trigger 4. With its arrival, the D-trigger 4 switches to the state from 1 at the output Q (Fig.2d, t _t ), so how it is fed to its input D ”1 from the output Q of trigger 3. Thus, the logic elements And 6 and 7 are open by levels ^ 1 from the output Q of trigger 3 and the output of Q trigger and 4, respectively. As a result, the signal from the output of the lower level comparator passes to the outputs of the logic elements And 6 and 7 (fig.2e, g). Upon receipt of an input signal whose amplitude exceeds the threshold of the comparator 1 of the upper level, it works (figv, C), and at the input S sets the D-trigger 3 to the state with О at the output Q. In this case, the logical element And 6 closes and a pulse passes to its output, the duration of which is equal to the rise time of the input signal from the lower to the upper discrimination threshold (Fig.2e) . On the D-input of trigger 4, O is set. With the arrival of the next pulse entering the discrimination window, the signal from the output of the lower level comparator at the C-input sets D trigger 4 to the state with O at the output Q (Fig. 2d, t ₄ ) and 1 to the output of Q, as a result, the logic element And 7 is closed and the incoming signal is skipped (Fig.2zh). After a delay equal to the switching time of the D-trigger 4, an additional logic element And 5 opens. And passing the front of the input signal to the C-input of the trigger 4, which transfers the D-trigger 3 to its original state (1 at the output Q of Fig.2d), after that, the logical element And 6 opens, passing a signal from the output of the lower level comparator to its output (Fig. 2e). Upon receipt of the next impulse falling into the discrimination window, the entire described process is repeated (figa, tj). If after the signal not falling within the discrimination window comes signal whose amplitude is also greater than the upper threshold discrimination (2a, 6 ₆₎ of the S-input of the upper level comparator returns a D-flip-flop 3 in the state with the ON at the output Q In the case when a signal arrives again that does not fall into the discrimination window (Fig.2c, t _? ), The differential discriminator also skips it, but the C-trigger 3 remains in a state with O at the output Q (Fig. 2d).

Таким образом, принцип работы предлагаемого дискриминатора основан. на том, что на его выход пропускается входной импульс только в том случае, если предыдущий попал в окно дискриминации. В результате за время набора (Т) в канал количество импульсов, попавших в окно дискриминации (фиг.2а) и прошедших на выход компаратора 2 (фиг.2ж), одинаково . 5Thus, the principle of operation of the proposed discriminator is based. on the fact that an input pulse is transmitted to its output only if the previous one got into the discrimination window. As a result, during the set time (T) in the channel, the number of pulses entering the discrimination window (Fig. 2a) and transmitted to the output of the comparator 2 (Fig. 2g) is the same. 5

Claims

The invention relates to a pulse technique and can be used to select pulse signals in amplitude, the magnitude of which is within predetermined limits. The purpose of the invention is to expand the scope of the discriminator. Figure 1 shows the functional scheme of the device; Fig. 2 shows the time diagrams "1", which explain his work. The differential discriminator contains comparators 1 and 2 of the upper and lower levels, the first inputs of which receive a pulse signal sequence, and the second upper and lower levels of discrimination, respectively (Ug. And .-). The output of the comparator 1 upper level is connected to the S-input of the D-flip-flop 3. The output of the comparator 2 of the lower level is connected to the C-input of the D-flip-flop 4, the first input of the additional logic element And 5, the second input of the logic element And 6 and the first input of the logic element And 7 through inver. tori 8 and 9. The second input of the logic element I 5 is connected to the output of Dtrigger 4, and the output to the C input of Dtrigger 3. D input of trigger 3 is connected to the common bus. The inverse output QD of trigger 3 is connected to D input of trigger 4 and the first input of the first logic element AND 6. The inverted output QD of the trigger 4 is connected to the second input of the additional logic element AND 5, the direct output Q of the D flip-flop 4 is connected to the second input of the logic element AND 7. The differential discriminator works as follows. When the input signal (Fig. 2a) enters the discrimination window (Uf ,,. I Ugx, only the comparator 2 of the lower level is triggered (Fig. 26, t,) and the signal from its output reaches the second input of the logic element 6 and through the inverters 8 and 9 to the first input of the logic element 7. At the same time, the same signal is fed to the C input of the D flip-flop 4. With its arrival, the D flip-flop 4 switches to state 1 at the output Q (fig.2d tj), since its input D is supplied by 1 from the output Q of flip-flop 3. Thus, the logic elements And 6 and 7 are opened by levels 1 from the output of Q three-ge 3 and the output Q-flip-flop 4, respectively, 1 3: 2, As a result, the signal from the output of the low level comparator passes to the outputs of logic elements 6 and 7 (Fig. 2e, g). When an input signal is received, the amplitude of which exceeds the threshold of operation of the top level comparator 1, (Fig. 2b, t), and at input S sets D-flip-flop 3 to a state with O at output Q. In this case, the logical element I 6 is closed and a pulse passes at its output, the duration of which is equal to the rise time of the input signal from the bottom to the upper threshold of discrimination (fig.2e). At the D input of the trigger 4, the O. is set. With the arrival of the next pulse that has entered the discrimination window, the signal from the output of the low level comparator at the C input sets D4 to the state O from the trigger trigger Q (Fig. 2d, t;) and 1 at output Q, the logical element AND 7 is closed as a result and the incoming input signal is skipped (Fig. 2g). After a delay equal to the switching time of D-flip-flop 4, an additional logic element of AND 5, and a pass to the C input of the trigger 4 opens the front of the input signal, which brings the D flip-flop 3 to the initial state (1 at the output Q of Fig. 2d) , pos- The logical element AND 6 opens, and the signal to the output from the output of the lower level comparator (Figure 2e). When the next pulse arrives in the discrimination window, the entire process is repeated (Fig. 2a, tj). If, following a signal that does not enter the discrimination window, a signal arrives, the amplitude of which also exceeds the upper discrimination threshold (Fig. 2a, t), then the upper level comparator on the S input returns D-TPHJTger 3 to the state O at output Q In the case when a signal again arrives that does not fall into the discrimination window (Fig. 2b, ty), the differential discriminator also passes it, but the L-trigger 3 flies to the state O at output Q (Fig. 2d). Thus, the principle of the proposed discriminator is based. on the fact that an input pulse is passed to its output only if the previous one has fallen into the discrimination window. As a result, during the time of 3 sets (t) per channel, the number of pulses that fell into the discrimination window (Fig. 2a) and passed to the output of the comparator 2 (Fig. 2g) is the same. Invention Differential discriminator containing comparators of the upper and lower discrimination levels, the first inputs of which are connected to the input signal bus, the second - with the tires of the upper and lower discrimination levels, respectively, two D-triggers and two logical elements - to the entrance of the second trigger, characterized in that, in order to expand the field of application of the discriminator, two inverters and an additional logic element are introduced into it, with the output of the comparator being lower levels connected to the first input of the additional logic gate, the second input of the first NAND gate and via two inverters connected in series with the first input of the second NAND gate, the first D-flip-flop output Q is connected to a known first input of the first element and pogicheskogo D-entry second-; D-flip-flop, installation S-input, the first D-trigger is connected to the output of the upper level comparator, C-input -, to the output of the additional logic element, the D-input is connected to the common bus, the second D-trigger is connected to the direct output Q to the second input of the second logic element, and the inverse output Q to the second input of the additional logic element.