SU1261014A1 - Device for checking blocks of internal memory - Google Patents
Device for checking blocks of internal memory Download PDFInfo
- Publication number
- SU1261014A1 SU1261014A1 SU853893305A SU3893305A SU1261014A1 SU 1261014 A1 SU1261014 A1 SU 1261014A1 SU 853893305 A SU853893305 A SU 853893305A SU 3893305 A SU3893305 A SU 3893305A SU 1261014 A1 SU1261014 A1 SU 1261014A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- counters
- control unit
- input
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл контрол блоков оперативной пам ти. Целью изобретени вл етс повышение надежности устройства . Устройство содержит генератор импульсов , формирователь эталонных сигналов, счетчики с первого по п тый, коммутаторы, блок сравнени и блок управлени , задающий программы контрол тестами «Бегущие О и 1 или «Бегущие 1 и О. Устройство позвол ет контролировать как чейки пам ти , относ щиес к одной БИС пам ти, так и врем выборки каждой БИС пам ти, дл чего в устройство введены четвертый и п тый счетчики, формирующие адрес БИС пам ти , и второй коммутатор. 2 ил. IC оThe invention relates to computing and is intended for the control of memory blocks. The aim of the invention is to increase the reliability of the device. The device contains a pulse generator, a driver of the reference signals, counters from the first to the fifth, switches, a comparison unit and a control unit that sets the control programs with the tests "Running O and 1 or" Running 1 and O. The device allows you to control as memory cells, both BIS memory, and the sampling time of each BIS memory, for which the fourth and fifth counters, which form the memory BIS address, and the second switchboard are entered into the device. 2 Il. Ic o
Description
Изобретение относитс к вычислитель ной технике и предназначено дл контрол блоков оперативной пам ти.The invention relates to a computing technique and is intended for controlling RAM blocks.
Целью изобретени вл етс повьпиенне надежности устройства.The aim of the invention is to control the reliability of the device.
На фиг. 1 изображена функциональна схема предложенного устройства; на фиг. 2 - функциональна схема блока уи- равлени .FIG. 1 shows a functional diagram of the proposed device; in fig. 2 - functional block diagram of the control unit.
Устройство содержит (фиг. 1) генераторThe device contains (Fig. 1) generator
1импульсов, блок 2 управлени , формирователь 3 эталонных сигналов, счетчики 4 --8 с первого по п тый, блок 9 сравнени , первый 10 и второй 11 коммутаторы. На фиг. 1 изображен контролируемый блок 12 оперативной пам ти с вход щими в него дешифратором 13 и БИС 14 пам ти.1 impulses, control unit 2, shaper 3 reference signals, counters 4 --8 first to fifth, comparison block 9, first 10 and second 11 switches. FIG. 1 shows a controlled memory unit 12 with the decoder 13 and the LSI 14 memory included in it.
На фиг. 1 обозначены вход 15 начальной установки, вход 16 пуска, вход 17 останова устройства, выход 18 генератора 1, выходы 19 и 20, вход 21, выходы 22-24, вход 25, выход 26, вход 27, выход 28, вход 29, выход 30, вход 31, выход 32, входы 33 и 34 блока 2 управлени , информационный 35, адресные 36 и 37 выходы устройства, информационные входы 38 устройства, выходы 39 и 40 блокаFIG. 1 shows the initial installation input 15, the start input 16, the device stop input 17, the generator output 18, the outputs 19 and 20, the input 21, the outputs 22-24, the input 25, the output 26, the input 27, the output 28, the input 29, the output 30, input 31, output 32, inputs 33 and 34 of control unit 2, informational 35, address 36 and 37 device outputs, informational inputs 38 of the device, outputs 39 and 40 of the unit
2управлени , выходы 41-44 счетчиков 1, 5, 7 и 8 соответственно.2 controls, outputs 41-44 counters 1, 5, 7, and 8, respectively.
Блок 2 управлени содержит (фиг. 2) триггеры 45 и 46, элемент И 47, э.;1емент индикации 48, микропрограммный автомат (МПА) 49, формирователь 50 импульсных сигналов управлени , элемент ИЛИ-НЕ 5, формирователь 52 сигнала выполнени услови перехода. На фиг. 2 показаны также инверсный и пр мой выходы триггера 45. пр мой выход триггера 46, вход МПА 49. вход элемента индикации 48, выходы сигналов управлени МПА 49, выходы сигналов условий перехода МПА 49, вход сигнала выполнени услови перехода МПА 49. В состав блока 9 сравнени вход т светодиоды, служащие дл индикации результатов сравнени .Control unit 2 contains (Fig. 2) triggers 45 and 46, element 47, e.; 1 indication 48, microprogrammed automaton (MPA) 49, driver 50 of impulse control signals, element OR-NOT 5, generator 52 of the signal for performing a transition condition . FIG. 2 also shows the inverse and direct outputs of the trigger 45. the direct output of the trigger 46, the input of the MPA 49. the input of the display element 48, the outputs of the control signals of the MPA 49, the outputs of the signals of the transition conditions of the MPA 49, the input of the signal of the fulfillment of the condition of the transition of the MPA 49. 9 comparisons include LEDs to indicate the results of the comparison.
Устройство работает следующим образом.The device works as follows.
Установка устройства в исхо.дное состо ние осуществл етс сигналом начальной установки по входу 15, который обнул ет сче чики 4-8, а также устанавливает в нулевое состо ние все триггеры блока 2, формиро и - тел 3 и блока 9. Дл запуска устройства по входу 16 подают сигнал запуска, и он начинает формировать сигналы, обеспечи вающие контроль блока оперативной пам ти теста.ми «Бегающие О и 1, и «Бегаюьг.ие 1 и О. Так, в режиме записи в блоке 2 формируютс сигналы разрец ени выборки и записи, поступающие соответственно iia вход 22 (сигнал разрешени выборки) и на вход 23 (сигнал записи-считывани ). Oi)p- мирователь 3 в этом режиме вырабатывает фоновое Ф (равное О или 1) или тестовое Т число (равное 1 или 0), которое поступаетThe device is installed in the initial state by the initial installation signal at input 15, which zeroes the counters 4-8, and also sets all triggers of block 2 to zero, forma- tions of body 3 and block 9. To start the device input 16 sends a start signal, and it starts to generate signals that control the memory block of the test. “Running O and 1, and“ Running 1 and O. ”Thus, in recording mode, in block 2, the resolution signals are generated samples and records, respectively, entering iia input 22 (the selection enable signal pki) and to input 23 (write-read signal). Oi) p- world-meter 3 in this mode produces a background Φ (equal to O or 1) or a test T number (equal to 1 or 0), which arrives
на входы 35 блока 12. Выбор фонового Ф или тестового 7 числа ()суи1сств;: етс по сигналу на входе И, посту 1ающему на формирователь 3 L выхода oj OKa 2. Адрес ЗЭ в БИС 14 фоомируетс счетчиком 4 или 5. Кодto inputs 35 of block 12. Choice of background Φ or test 7 number () of suicity;: according to the signal at input I, which is located on the driver 3 L of the output oj OKa 2. The address of the GE in BIS 14 is fixed by a counter 4 or 5.
с ныходон счетчиков 4 и 5 через коммутатор 10 поступает на входы 36, т.е. lia адресные входы БИС i4. Выбор кода адреса со счетчика 5 или счетчика 4 осуществл етс сигиало.м иа выходе 40. Адрес БИС from the terminal 4 and 5 through the switch 10 is fed to the inputs 36, i.e. lia address inputs BIS i4. The selection of the address code from counter 5 or counter 4 is performed by sigal.m. and output 40. The address of the LSI
14 в блоке 12 формируетс счетчиком 7 или 8 и через коммутатор 11 поступает на входы дешифратора 13. Выбор кода адоеса со счетчика 7 или 8 также осуществл5 етс сигналом на выходе UJ. Сигнал разрешени выборки с выхода 22 постуг1ает на входы коммутаторов 10 и 11. Код адреса в счетчике 6 измен етс всегда таким образом, что равен разности кодов адреса на выходах счетчиков 4 и 5 или разности кодов адреса на выходах счетчиков 7 и 8, т.е. в счетчике 6 отслежиБаетс выполнение ус.юви (сипгал на выходе 33 HJiH на выходе 34) перехода устройства из одного состо ни в другое (например , из состо ни считывани нул -- фопо- 1Ю1 о числа - в cocTOHHiic считывани тестового числа, равного 1). Измене1 ие кода ад-- реса во всех счетчиках 4--8 осуществл етс импу. 1ьсными сигналами на вхо.дах 24, 26, 28, 30, 32. В режиме считывани блок 2 формирует сигнал разрешени выборки на выходе 22 и сигнал считывани па выходе 23,14 in block 12 is formed by a counter 7 or 8 and through the switch 11 enters the inputs of the decoder 13. The selection of the address code from counter 7 or 8 is also performed by the signal at the output UJ. The enable signal of the sample from output 22 suggests the inputs of switches 10 and 11. The address code in counter 6 is always changed so that it is equal to the difference between the address codes at the outputs of counters 4 and 5 or the difference between the address codes at the outputs of counters 7 and 8, i.e. . in the counter 6 tracks the execution of the unit.uvi (sipgal at the output 33 of HJiH at the output 34) of the device from one state to another (for example, from the read state zero - fop-1U1 o number - to the cocTOHHiic readout of the test number equal to 1 ). The change of the address code in all counters 4--8 is carried out by the imp. 1c signals at inputs 24, 26, 28, 30, 32. In read mode, block 2 generates a sample enable signal at output 22 and read signal at output 23,
формирователь 3 в этом режиме вырабатывает эталонное фоиювое Ф или тестовое Т число , которое поступает на входы блока 9, на другие входы KOTOpoi O с аыходов 38 блока 12 поступает считанное чис:1о. На управл ю- ;:шй вход блока 9 иостучает с выхода 39In this mode, the shaper 3 generates a reference point F or a test T number, which goes to the inputs of block 9, to the other inputs of KOTOpoi O from the outputs 38 of block 12, the read numbers arrive: 1o. On the control unit;;: shy input of block 9 and exits from output 39
СИ нал, |)азре111ающий сравнение этало({но- i o и считанно1 с чисел. Результаты сравнени индицируютс э.лементаг.ли индикации бл(жа 9. .Адрес ЗЭ в БИ( 14 н адрес самой БИС 14 формируетс в этом режиме так же,CI, |), which compares the standard ({no-io and is read from numbers). The comparison results are indicated by elements of the indication (9.). The address of the GE in the BI (14 and the address of the BIS 14 itself is formed in this mode). ,
как описано выи.ке л.л |1е.;кима записи. Синхронизаци работь устройства осуществл етс и.мпульсами тактовой частоты с выхода 18 генератора 1. Дл останова устройстваas described by you.kl ll | 1e.; kim records. The synchronization operation of the device is performed with clock pulses from the output 18 of generator 1. To stop the device
Роомили изооретени Rohomili isoreoreteni
зталошгых сигиа. юв, ().,( К сравнени ,счетчики с uepBorcj iO т) и пеоиый коммутатор. ;|)ичем устаиоаочшле вхс|Ды формировател эталонных сигналов и счетчиков, первые входы блока управлени и блока сравнени в- .л нзтс входом иача. чл инсгьзки устройства , входа-ли пчс ха и ocTaiioua кот орого вл ютс второй и третий входы б;:ока уп- : авлен1 и, четнерты(1 Kcropojo 1;е)дклх}чен к выходу генератора импульсов и вторым входам блока сравнени и формировател эталонных сигналов, входы с третьего по н тый и первый выход которого соединены соответственно с выходами с первого по третий и п тый входом блока управлени , выходы с четвертого по шестой и входы с шестого по восьмой которого пбдключены соответственно к счётным входам и к одним из выходов счетчиков с первого по третий друШ .ИМИ выходами которого вл ютс третий и дев тый выходы блока управлени , выходы первого коммутатора вл ютс одними из адресных выходоь устройства, отличающеес тем, что, с целью повышени надежности устройства, в него введены второй коммутатор , четвертый и п тый счетчики, один из выходов которых подключены к входам второго коммутатора, первый и второй управл ющие входы которого соединены с третьимThe Stigia SEW, ()., (By comparison, counters with uepBorcj iO t) and switchboard. ; |) what is the location of the input | of the reference signal generator and counters, the first inputs of the control unit and the comparison unit in the section of the input of the input. the device, the input — whether the cell and the ocTaiioua cat — are the second and third inputs b;: eye up-: avlen1, and quarters (1 Kcropojo 1; e) dcl) to the output of the pulse generator and the second inputs of the comparison unit and shaper reference signals, the inputs from the third to the ny and the first output of which are connected respectively to the outputs from the first to the third and fifth input of the control unit, the outputs from the fourth to the sixth and inputs from the sixth to the eighth of which are connected to the counting inputs and to one of outputs of counters from the first to the third drush. IMI the outputs of which are the third and ninth outputs of the control unit, the outputs of the first switch are one of the address outputs of the device, characterized in that, in order to increase the reliability of the device, the second switch, the fourth and fifth counters, one of the outputs of which are connected to the inputs of the second switch, the first and second control inputs of which are connected to the third
гие выходы первого и второго счетчиков сое- 0 и седьмым выходами блока управлени , де- динены с входами первого коммутатора, первый и второй управл юш,ие входы которого подключены к третьему и седьмому выходам блока управлени , восьмой выход которого соединен с третьим входом блока сравнени , входы первой группы которого подключены к выходам формировател эталонных сигналов, входы второй группы блока сравнени и выходы формировател эталонных сигналов вл ютс информационными входами и выходами устройства, управл юс тыи и одиннадцатый выходы которого подключены соответственно к счетным входам четвертого и п того счетчиков, другие выходы которых соединены с дев тым и дес - |, тым входами блока управлени , одиннадцатый вход которого подключен к другому выходу третьего счетчика, установочные входы четвертого и п того счетчиков соединены с первым входом блока управлени , выходы второго коммутатора вл ютс другими адресными выходами устройства.These outputs of the first and second counters are co-0 and the seventh outputs of the control unit, are divided into inputs of the first switch, the first and second control, whose inputs are connected to the third and seventh outputs of the control unit, the eighth output of which is connected to the third input of the comparison unit The inputs of the first group of which are connected to the outputs of the generator of reference signals, the inputs of the second group of the comparator unit and the outputs of the generator of reference signals are the information inputs and outputs of the device, controlled and eleven the fifth outputs of which are connected respectively to the counting inputs of the fourth and fifth counters, the other outputs of which are connected to the ninth and ten - |, second inputs of the control unit, the eleventh input of which is connected to another output of the third counter, the installation inputs of the fourth and fifth counters are connected to the first input of the control unit, the outputs of the second switch are the other address outputs of the device.
Ш.ИМИ выходами которого вл ютс третий и дев тый выходы блока управлени , выходы первого коммутатора вл ютс одними из адресных выходоь устройства, отличающеес тем, что, с целью повышени надежности устройства, в него введены второй коммутатор , четвертый и п тый счетчики, один из выходов которых подключены к входам второго коммутатора, первый и второй управл ющие входы которого соединены с третьимThe III outputs of which are the third and ninth outputs of the control unit, the outputs of the first switch are one of the address outputs of the device, characterized in that, in order to increase the reliability of the device, the second switch, the fourth and fifth counters, one from the outputs of which are connected to the inputs of the second switch, the first and second control inputs of which are connected to the third
и седьмым выходами блока управлени , де- and the seventh outputs of the control unit,
с тыи и одиннадцатый выходы которого подключены соответственно к счетным входам четвертого и п того счетчиков, другие выходы которых соединены с дев тым и дес - тым входами блока управлени , одиннадцатый вход которого подключен к другому выходу третьего счетчика, установочные входы четвертого и п того счетчиков соединены с первым входом блока управлени , выходы второго коммутатора вл ютс другими адресными выходами устройства.The four and ten outputs of which are connected respectively to the counting inputs of the fourth and fifth counters, the other outputs of which are connected to the ninth and tenth inputs of the control unit, the eleventh input of which is connected to another output of the third counter, the installation inputs of the fourth and fifth counters are connected With the first input of the control unit, the outputs of the second switch are different address outputs of the device.
ф{/а/F/
(pl/2.l(pl / 2.l
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853893305A SU1261014A1 (en) | 1985-04-25 | 1985-04-25 | Device for checking blocks of internal memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853893305A SU1261014A1 (en) | 1985-04-25 | 1985-04-25 | Device for checking blocks of internal memory |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1261014A1 true SU1261014A1 (en) | 1986-09-30 |
Family
ID=21176408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853893305A SU1261014A1 (en) | 1985-04-25 | 1985-04-25 | Device for checking blocks of internal memory |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1261014A1 (en) |
-
1985
- 1985-04-25 SU SU853893305A patent/SU1261014A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1003150, кл. G И С 29/00, 1981. Авторское свидетельство СССР № 902077, кл. G 11 G 29/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1261014A1 (en) | Device for checking blocks of internal memory | |
SU1166120A1 (en) | Device for checking digital units | |
SU1104589A1 (en) | Device for checking writing information in programmable memory units | |
SU1048521A1 (en) | Device for checking memories | |
SU1705875A1 (en) | Device for checking read/write memory | |
SU1381429A1 (en) | Multichannel device for programmed control | |
SU1597881A1 (en) | Device for checking discrete signals | |
SU1539761A1 (en) | Information input device | |
SU1244677A1 (en) | Device for monitoring parameters | |
SU1043572A1 (en) | Wiring checking device | |
SU1242918A1 (en) | Device for diagnostic checking of control systems | |
SU1441433A1 (en) | Telemetry device | |
SU495712A1 (en) | Random Access Memory | |
SU1160245A1 (en) | Liquid level discrete transmitter | |
SU1314388A1 (en) | Device for checking internal memory blocks | |
SU1170513A1 (en) | Device for checking semiconductor memorv | |
SU1265778A1 (en) | Multichannel device for test checking of logic units | |
SU1111171A1 (en) | Device for checking units | |
SU1103292A1 (en) | Device for checking internal memory | |
SU1594613A1 (en) | Device for checking coded bundles of rom | |
SU607282A1 (en) | Arrangement for monitoring permanent storage units | |
SU1281918A1 (en) | Device for diagnosis of cyclic-action mechanisms | |
SU451083A1 (en) | Device for controlling functional elements of discrete systems | |
SU1403097A1 (en) | Solid-state storage checking device | |
SU1010660A1 (en) | On-like memory checking device |