SU1103292A1 - Device for checking internal memory - Google Patents

Device for checking internal memory Download PDF

Info

Publication number
SU1103292A1
SU1103292A1 SU833555064A SU3555064A SU1103292A1 SU 1103292 A1 SU1103292 A1 SU 1103292A1 SU 833555064 A SU833555064 A SU 833555064A SU 3555064 A SU3555064 A SU 3555064A SU 1103292 A1 SU1103292 A1 SU 1103292A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
outputs
control unit
Prior art date
Application number
SU833555064A
Other languages
Russian (ru)
Inventor
Юрий Викторович Сычев
Александр Петрович Шарапов
Original Assignee
Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт filed Critical Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority to SU833555064A priority Critical patent/SU1103292A1/en
Application granted granted Critical
Publication of SU1103292A1 publication Critical patent/SU1103292A1/en

Links

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНЫХ НАКОПИТЕЛЕЙ, содержащее генератор ступенчатого напр жени , одни из выходов которого соединены соответственно с первым входом блока управлени  и с входом первого блока местного управлени , выход которогй подключен к первому входу блока регистрации сбоев, второй вход которого подключен к выходу второго бока местного управлени , входы которого соединены с единичными выходами первого и второго триггеров сбоев, единичные входы которых подключены к выходам блока обнаружени  сбоев, а нулевые входы - к выходу сигнала сбо  блока управлени , эталонный выход которого соединен с одним из входов блока обнаружени  сбоев, причем выход сигнала сбо  блока управлени  подключен к входу генератора ступенчатого напр жени , другой выход которого и адресные, эталонны и управл ющий выходы блока управлени   вл ютс  выходами устройства, входами которого  вл ютс  другие входы блока обнаружени  сбоев, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, в него введены формирователь одиночного импульса и первый элемент И, входы, которого подключены к единичным выходам первого и (Л второго триггеров сбоев, а выход соединен с входом формировател  одиночного импульса , выход которого соединен с вторым входом блока управлени . СО 1C ;о to1. DEVICE FOR MONITORING OPERATIONAL DRIVES, containing a step voltage generator, one of the outputs of which are connected respectively to the first input of the control unit and to the input of the first local control unit, the output of which is connected to the first input of the fault registration unit, the second input of which is connected to the output of the second the local control side, the inputs of which are connected to the single outputs of the first and second failure triggers, the single inputs of which are connected to the outputs of the failure detection unit, and the zero input - to the output of the control unit's fault signal, the reference output of which is connected to one of the inputs of the fault detection unit, and the output of the control unit's fault signal is connected to the input of the step voltage generator, the other output of which is the address, reference and control outputs of the control unit a device whose inputs are other inputs of a failure detection unit, characterized in that, in order to increase the speed of the device, a single pulse former and the first element, inputs, Single connected to the single outputs of the first and (L second failures triggers, and the output connected to the input of a single pulse shaper, the output of which is connected to the second input of the control unit. WITH 1C; about to

Description

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит генератор тактовых импульсов, счетчики, триггеры , компаратор, элемент ИИ, элементы И НЕ и элементы И с второго по четвертый, причем первый вход второго элемента И подключен к выходу генератора тактовых импульсов , а выход - к счетному входу первого счетчика, выходы которого соединены с одним из входов компаратора, другие входы которого подключены к выходам второго счетчика, счетный вход которого соединен с выходом третьего элемента И, а выход переполнени  - с первым входом четвертого элемента И и счетным входом первого триггера , выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подкючен к счетному входу второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, а вход сброса - с входами сброса счетчиков, третьего и четвертого триггеров , счетный вход третьего триггера подключен к выходу переполнени  первого счетчика и первому входу тр(етьего элемента И, второй вход которого соединен с инверсным выходрм третьего триггера, выход первого элемента И-НЕ подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с пр мым выходом четверг того триггера, инверсный выход которого подключен к первому входу третьего элемента И-НЕ, второй вход которого и входы Первого элемента И-НЕ соединены с выходами компаратора, счетный вход четвертого триггера подключен к выходу переполнени  второго счетчика, выходы второго и третьего элементов И-НЕ соединены с входами четвертого элемента И-НЕ, вход сброса первого триггера и второй вход элемента ИЛИ  вл ютс  первым н вторым входами блока, выходом сигнала сбо  которого  вл етс  инверсный выход второго триггера , выходы первого счетчика  вл ютс  адресными выходами блока, управл ющим и эталонным выходами которого  вл ютс  соответственно пр мой выход третьего триггера и выход четвертого элемента И-НЕ.2. The device according to claim 1, characterized in that the control unit contains a clock pulse generator, counters, triggers, comparator, AI element, AND elements NOT and second to fourth elements, the first input of the second AND element connected to the clock generator output pulses, and the output to the counting input of the first counter, the outputs of which are connected to one of the comparator inputs, the other inputs of which are connected to the outputs of the second counter, the counting input of which is connected to the output of the third And element, and the overflow output to the first input the fourth element And the counting input of the first trigger, the output of which is connected to the second input of the fourth element And, the output of which is connected to the first input of the OR element, the output of which is connected to the counting input of the second trigger, the inverse output of which is connected to the second input of the first element And, and the input reset - with the reset inputs of the counters, the third and fourth triggers, the counting input of the third trigger is connected to the overflow output of the first counter and the first input tr (of its And element, the second input of which is connected to the inverse output of the third trigger, the output of the first element AND-NOT is connected to the first input of the second element AND-NOT, the second input of which is connected to the direct output on Thursday of the trigger, the inverse output of which is connected to the first input of the third element AND-NOT, the second input of which and inputs The first element AND-NOT is connected to the outputs of the comparator, the counting input of the fourth trigger is connected to the overflow output of the second counter, the outputs of the second and third elements AND-NOT are connected to the inputs of the fourth AND-NOT element, the reset input of the first trigger and the second The input element OR is the first and the second inputs of the block, the output of which is the inverted output of the second trigger, the outputs of the first counter are the output outputs of the block, the control and reference outputs of which are respectively the direct output of the third trigger and the fourth element AND-NO.

1one

Изобретение относитс  к вычислительной технике и может быть использовано при исследовании оперативных накопителей,дл  ускорени  определени  области устойчивой работы оперативного накопител .Известно устройство дл  контрол  ореративных накопителей, содержащее блок управлени  оперативным накопителем, генератор ступенчатых напр жений, печатающее устройство, устройство, управлени  печатью 1.The invention relates to computing and can be used in the study of operative drives, to accelerate the determination of the area of stable operation of the operative drive. A device is known for controlling interactive drives that contains a control unit for an operative drive, a step voltage generator, a printing device, a print control device 1.

Однако данное устройство не позвол ет регистрировать в област х неработоспособности числа сбоев типа «Ложна  единица и «Ложный нуль.However, this device does not allow the number of failures of the type “False unit and“ False zero.

Наиболее близким к изобретению  вл етс  устройство дл  контрол  оперативных накопителей, содержащее генератор ступечатных напр жений, блок управлени  блок вы влени  сбоев, блок печати (как минимум с двухцветной печатью), блок управлени  печатью, счетчик числа сбоев, блок управлени  цветом печати, элемент ИЛИ и триггеры, один выход генератора ступен11атых напр жений соединен с блоком управлени , другой - с исследуемым оперативным накопителем, а третий - с блоком управлени  печатью, выход которого соединен с одним входом блока печати, к другому входу которого подключен выход блока управлени  символами, к двум входам которого подключены единичные выходы триггеров сбоев, единичные входы которых соединены с выходами блока вы влени  сбоев, а нулевые входы триггеров объединены и соединены с одним выходом блока управлени , другой выход которого соединен с одним из входов исследуемого оперативного накопител , выход которого соединен-с одним из входов блока вы влени  сбоев, к второму входу которого подключен третий выход блока управлени , четвертый выход которого подключен к входу генератора ступенчатых напр жений./Это устройство позвол ет регистрировать в област х иеработоспособности число-сбоев типа «Ложна  единица и «Ложный нуль, что повышает точность контрол  и позвол ет более полно исследовать накопитель 2.The closest to the invention is a device for monitoring operative drives, comprising a stupor voltage generator, a control unit, a failure detection unit, a printing unit (at least with two-color printing), a printing control unit, a failure number counter, a printing color control unit, the OR element and triggers, one output of the step voltage generator is connected to the control unit, the other to the operative drive under study, and the third to the print control unit, the output of which is connected to one input of the print unit, to d The other input of which is connected to the output of the symbol control unit, to the two inputs of which single outputs of the failure triggers are connected, the single inputs of which are connected to the outputs of the failure detection unit, and the zero inputs of the triggers are connected to one output of the control unit, the other output of which is connected to one of the the inputs of the investigated storage device, the output of which is connected to one of the inputs of the failure detection unit, to the second input of which the third output of the control unit is connected, the fourth output of which is connected to the input of a step voltage generator. / This device allows you to register in the workability areas a number of failures of the type “False unit and” False zero, which improves the control accuracy and allows you to more fully investigate drive 2.

Недостатком данного устройства  вл етс  невысока , скорость определени  области неработоспособности из-за того, что при возникновении сбоев разного типа не осуществл етс  переход к следующим значени м (или значению) питающих напр жений, а при возникновении такой ситуации не имеет смысла продолжать испытани  при данных сочетани х питающих напр жений.The disadvantage of this device is low, the speed of determining the area of inoperability due to the fact that when different types of failures occur, the transition to the following values (or value) of the supply voltages is not made, and if such a situation occurs, it makes no sense to continue testing combinations of supply voltage.

Цель изобретени  - увеличение быстродействи  устройства за счет уменьщени  времени определени  области устойчивой работы при исследовании оперативного накопител . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  оперативных накопителей , содержащее генератор ступенчатого напр жени , одни из выходов которого соединены соответственно с первым входом блока управлени  и с входом первого блока местного управлени , выход которого подключен к первому входу блока регистрации сбоев, второй вход которого подключен к выходу второго блока местного управлени , входы которого соединены с единичными выходами первого и второго триггеров сбоев, единичные входы которых подключены к выходам блока обнаружени  сбоев , а нулевые входы - к выходу сигнала сбо  блока управлени , эталонный вход которого соединен с одним из входов блока обнаружени  сбоев, причем выход сигналу сбо  блока управлени  подключен к входу генератора ступенчатого напр жени , другой выход которого и адресные, эталонный и управл ющий выходы блока управлени   вл ютс  выходами устройства, входами которого  вл ютс  другие входы блока обнаружени  сбоев, введены формирователь одиночного импульса и первый элемент И, входы которого подключены к единичным выходам первого и второго триггеров сбоев, а выход соединен с входом формировател  одиночного импульса, выход которого соедивен с вторым входом бока управлени . Блок управлени  содержит генератор тактовых импульсов, счетчики, триггеры, компаратор , элемент ИЛИ, элементы И-НЕ и элементы И с второго по четвертый, причем первый вход второго элемента И подключен к выходу генератора тактовых импульсов , а выход - к счетному входу первого счетчика, выходы которого соединены с одним из входов компаратора, другие входы которого подключены к выходам второго счетчика, счетный вход которого соединен с выходом третьего элемента И, а выход переполнени  - с первым входом четвертого элемента И и счетным входом первого триггера , выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к счетному вхоДу второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, авход сброса - с входами сброса счетчиков, третьего и четвертого триггеров , счетный вход третьего триггера подключен к выходу переполнени  первого счетчика и первому входу третьего элемента И, второй вход которого соединен с инверсным выходом третьего триггера, выход первого эл«йента И-НЕ подключен к первому входу второго элемента И-НЕ, второй вход кагорого соединен с пр мым выходом четвертого триггера, инверсный выход которого, подключен к первому входу третьего элемента И-НЕ, второй вход которого и входы первого элемента И-НЕ соединены с выходами компаратора, счетный вход четвертого триггера подключен к выходу переполнени  второго счетчика, выходы второго и третьего элементов И-НЕ соединены с входами четвертого элемента И-НЕ, вход сброса первого триггера и второй вход элемента ИЛИ  вл ютс  первым и вторым входами блока, выходом сигнала сбо  которого  в етс  инверсный выход второго триггера, выходы первого счетчика  вл ютс  адресными выходами блока, управл ющим и эталонным выходами которого  вл ютс  соответственно пр мой выход третьего триггера и выход четвертого элемента И-НЕ. На фиг. 1 представлена структурна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока управлени ; на фиг. 3 - функциональна  схема блока обнаружени  сбоев, Устройство содержит (фиг., 1) блок 1 управлени , генератор 2 ступенчатого напр жени , блок 3 обнаружени  сбоев, блок 4 регистрации сбоев, реализованный на устройстве печати символов, первый блок 5 местного управлени , предназначенный дл  управлени  печатью, контролируемый оперативный накопитель 6. Устройство содержит также второй блок 7 местного управлени , предназначенный дл  управлени  выбором символов, первый триггер 8 сбоев, первый элемент И 9, формирователе 10 одиночного импульса и второй триггер 11 сбоев. На фиг. 1 обозначены выходы 12 и 13генератора 2 ступенчатого напр жени , первый 14 и второй 15 входы блока 1 управлени . Блок I управлени  содержит (фиг. 2) элемент ИЛИ 16, генератор 17 тактовых импульсов, второй 18 и третий 19 элементы И, первый 20 и второй 21 счетчики, первый 22 и второй 23 триггеры, четвертый элемент И 24, компаратор 25, элементы И-НЕ 26- 28 с первого по третий, третий 29 и четвертый 30 триггеры и четвертый элемент И-НЕ 31. На фиг. 2 обозначены адресные 32 и 33, эталонный 34, управл ющий 35 выходы и выход 36 сигнала сбо  с блока управлени . Блок 3 обнаружени  ощибок содержит ((})иг. 3) компаратор 37 с информационными входами 38, элементы И 39 и 40 и элемент И-НЕ 41. На фиг. 3 обозначены выходы 42 и 43 блока 3 обнаружени  ощибок, информационный вход 44. Устройство работает следующим образом . Генератор 2 (фиг. 1) измен ет значени  напр жени  питани , подаваемого на контролируемый накопитель 6. Дл  каждого значени  напр жени  питани  с помощью теста , например «бегающа  1 и О, вырабатываемого блоком 1, оцениваетс  работоспособность накопител  6.The purpose of the invention is to increase the speed of the device by reducing the time for determining the area of stable operation in the study of the operative drive. The goal is achieved by the fact that a device for controlling operational drives, containing a step voltage generator, one of the outputs of which are connected respectively to the first input of the control unit and to the input of the first local control unit, the output of which is connected to the first input of the fault recording unit, the second input which is connected to the output of the second local control unit, the inputs of which are connected to the single outputs of the first and second failure triggers, the single inputs of which are connected to the outputs the fault detection unit, and the zero inputs to the control signal output of the control unit, the reference input of which is connected to one of the inputs of the error detection unit, and the output of the control signal of the control unit is connected to the input of the step voltage generator, the other output of which is addressable, reference and control The control outputs of the control unit are the outputs of the device whose inputs are the other inputs of the failure detection unit; a single pulse shaper and the first AND element are inputted, the inputs of which are connected to the single output first and second triggers fault, and an output coupled to an input of the single pulse whose output soediven with the second input control side. The control unit contains a clock pulse generator, counters, triggers, comparator, OR element, AND-NOT elements and AND elements 2 through 4, the first input of the second AND element connected to the output of the clock generator, and the output to the counting input of the first counter, the outputs of which are connected to one of the inputs of the comparator, the other inputs of which are connected to the outputs of the second counter, the counting input of which is connected to the output of the third And element, and the overflow output - with the first input of the fourth And element and the counting input the first trigger, the output of which is connected to the second input of the fourth And element, the output of which is connected to the first input of the OR element, the output of which is connected to the counting input of the second trigger, the inverse output of which is connected to the second input of the first And element, and the reset input - to the counter reset inputs, the third and fourth triggers, the counting input of the third trigger is connected to the overflow output of the first counter and the first input of the third element And, the second input of which is connected to the inverse output of the third trigger, the output of the first The first electronic input is NOT connected to the first input of the second NAND element, the second input is connected to the direct output of the fourth flip-flop, the inverse output of which is connected to the first input of the third AND-NOT element, the second input of which is the inputs of the first AND element -NON connected to the comparator outputs, the counting input of the fourth trigger is connected to the overflow output of the second counter, the outputs of the second and third AND-NOT elements are connected to the inputs of the fourth AND-NOT element, the reset input of the first trigger and the second input of the OR element are the first and the second block inputs, the output signal of which is the inverted output of the second flip-flop, the outputs of the first counter, are the output outputs of the block, the control and reference outputs of which are respectively the direct output of the third flip-flop and the output of the fourth NAND element. FIG. 1 shows a block diagram of the proposed device; in fig. 2 is a functional block diagram of the control unit; in fig. 3 is a functional diagram of a failure detection unit; The device comprises (FIG. 1) control unit 1, a step voltage generator 2, a failure detection unit 3, a failure registration unit 4 implemented on a character printing device, a first local control unit 5 for print control, controlled by the operative drive 6. The device also contains the second block 7 local control, designed to control the selection of characters, the first trigger 8 faults, the first element And 9, the former 10 single pulse and the second rigger 11 failures. FIG. 1 designates the outputs 12 and 13 of the generator 2 of the step voltage, the first 14 and the second 15 inputs of the control unit 1. The control block I contains (FIG. 2) the OR element 16, the clock pulse generator 17, the second 18 and the third 19 And elements, the first 20 and the second 21 counters, the first 22 and second 23 triggers, the fourth And 24 element, the comparator 25, And elements -NE 26-28 from first to third, third 29 and fourth 30 triggers and fourth AND-NOT element 31. FIG. 2 designates address 32 and 33, a reference 34, control 35 outputs and a fault signal output 36 from the control unit. The error detection block 3 contains ((}) sp. 3) comparator 37 with information inputs 38, elements AND 39 and 40, and AND-NOT element 41. In FIG. 3, outputs 42 and 43 of the error detection unit 3 are indicated, information input 44. The device operates as follows. The generator 2 (Fig. 1) changes the values of the supply voltage supplied to the controlled accumulator 6. For each value of the supply voltage, the test of the accumulator 6 is estimated using a test running 1 and O produced by unit 1.

Блок 1 вырабатывает сигналы «Записьсчитывание на выходе 35, «Адрес и тестовые сигналы, которые поступают в накопитель 6. В процессе прохождени  теста осуществл етс  контроль записанной в накопитель 6 информации с помощью блока 3. Если происходит сбой накопител  б, то один из триггеров (8 или 11) устанавливаетс  в единичное состо ние в зависимости от типа сбо  («Ложна  1 или «Ложный О). Если в процессе прохождени  теста триггеры 8 и 11 устанавливаютс  в единичное состо ние , то формирователь 10 вырабатывает импульс , который  вл етс  концом контрол  накопител  6 при данных сочетани х питающих напр жений. По этому импульсу осуществл етс  переход генератора 2 к новому значению напр жени  питани , а блок 5 вырабатывает необходимую временную диаграмму дл  печати символа блоком 4. Блок 7 определ ет, каким символом печатать в зависимости от типа сбо . Например, печать можно организовать следующим образом: при возникновении сбо  «Ложна  1 печатаетс  «1, при сбое «Ложный О - «О, при возникновении двух сбоев одновременно - «Н, а при отсутствии сбоев - «Р.Block 1 generates the signals "Record reading at output 35," Address and test signals that go to drive 6. During the test, the information recorded in drive 6 is monitored using block 3. If drive b fails, then one of the triggers ( 8 or 11) is set to one depending on the type of failure (False 1 or False O). If in the process of passing the test, the triggers 8 and 11 are set to one, the driver 10 generates a pulse, which is the end of the control of the accumulator 6 with these supply voltage combinations. This pulse causes the generator 2 to transition to a new value of the supply voltage, and block 5 generates the necessary time diagram for printing a symbol with block 4. Block 7 determines which symbol to print depending on the type of fault. For example, printing can be organized as follows: when a fault occurs, "False 1 is printed" 1, if it fails, "False About -" Oh, if two failures occur at the same time - "H, and if there are no failures," P.

По сигналу «Сброс на входе 14 происходит установка счетчиков 20 и 21 (фиг. 2) и триггеров 22, 23, 29 и 30 в исходное состо ние . Триггер 23 устанавливаетс  в нулевое состо ние, разреща  прохождение синхроимпульсов в нулевое состо ние, разреша  прохождение синхроимпульсов с генератора 17 на счетный вход счетчика 20. Импульс переполнени  счетчика 20  вл етс  счетным дл  второго счетчика 21. По импульсу переполнени  счетчика 20 происходит изменение режима записи в накопитель 6 на режим считывани  сигналом с выхода 35 триггера 29. Первый импульс переполнени  счетчика 21 устанавливает триггер 22 в единичное состо ние, а второй импульс переполнени  счетчика 21 устанавливает триггер 23 в единичное состо ние, запреща  прохождение синхроимпульсов с генератора 7 на счетный вход счетчика 20. Если в процессе прохождени  теста в блок 1 поступает импульс на вход 15с формировател  10, то по сигналу с выхода элемента ИЛИ 16 триггер 23 устанавиваетс  в единичное состо ние , тем самым прекраща  выдачу теста. На вход блока 3 поступает считанна  из накопител  6 и эталонна  информаци . При несовпадении в компараторе 37 (фиг. 3) считанной и записанной в накопитеь 6 информации сигнал по вл етс  на одном из выходов 42 или 43 блока 3 в зависимости от того, сбой какого типа имеет место («Ложна  1 или «Ложный О).The signal "Reset at input 14" sets the counters 20 and 21 (Fig. 2) and the triggers 22, 23, 29 and 30 to their initial state. The trigger 23 is set to the zero state, allowing the clock to pass to the zero state, allowing the clock to pass from the generator 17 to the counting input of the counter 20. The overflow pulse of the counter 20 is counting for the second counter 21. The overflow pulse of the counter 20 changes the write mode to the drive 6 is read by a signal from the output 35 of the trigger 29. The first overflow pulse of the counter 21 sets the trigger 22 to one, and the second overflow pulse of the counter 21 is set the trigger 23 is in one state, prohibiting the passage of clock pulses from the generator 7 to the counting input of the counter 20. If, during the test, block 1 receives a pulse at the input 15c of the driver 10, then the trigger 23 is set to one in the output signal of the OR 16 element cessation of the test. The input of block 3 is read from accumulator 6 and the reference information. If the comparator 37 (Fig. 3) does not match the information read and recorded in accumulator 6, a signal appears at one of the outputs 42 or 43 of block 3, depending on what type of failure occurs (False 1 or False O).

Таким образом, введение в устройство элемента И 9 позвол ет фиксировать момент по влени  сбоев разного типа, а введение формировател  10 позвол ет выработать сигнал , поступающий в блок 1. По этому сигналу отмечаетс  конец контрол  накопител  6 при данных сочетани х питающи.х напр жений , происходит переход к следующим значени м питающих напр жений и печать символа в блоке 4, за счет чего уменьшаетс  врем  определени  области устойчивой работы контролируемого оперативного накопител  6, так как, если зафиксированы одновременно сбои двух типов, врем  проверки накопител  6 при данных сочетани х питающих напр жений может быть сокращено .Thus, the introduction of element I 9 into the device allows one to fix the time of occurrence of failures of different types, and the introduction of the imaging unit 10 makes it possible to generate a signal arriving at block 1. With this signal, the end of control of accumulator 6 is noted for given combinations of supply voltages , the transition to the following values of the supply voltage occurs and the symbol is printed in block 4, thereby reducing the time for determining the stable operation area of the controlled random access memory 6, because if two tons of faults are fixed at the same time dressings, inspection time storage unit 6 at coupling data x supply voltages can be reduced.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в его более высоком быстродействии по сравнению с прототипом.The technical and economic advantage of the proposed device lies in its higher speed in comparison with the prototype.

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНЫХ НАКОПИТЕЛЕЙ, содержащее генератор ступенчатого напряжения, одни из выходов которого соединены соответственно с первым входом блока управления и с входом первого блока местного управления, выход которогб подключен к первому входу блока регистрации сбоев, второй вход которого подключен к выходу второго бока местного управления, входы которого соединены с единичными выходами первого и второго триггеров сбоев, единичные входы которых подключены к выходам блока обнаружения сбоев, а нулевые входы — к выходу сигнала сбоя блока управления, эталонный выход которого соединен с одним из входов блока обнаружения сбоев, причем выход сигнала сбоя блока управления подключен к входу генератора ступенчатого напряжения, другой выход которого и адресные, эталонны)! и управляющий выходы блока управления являются выходами устройства, входами которого являются другие входы блока обнаружения сбоев, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены формирователь одиночного импульса и первый элемент И, входы которого подключены к единичным выходам первого и второго триггеров сбоев, а выход соединен с входом формирователя одиночного импульса, выход которого соединен с вторым входом блока управления.1. DEVICE FOR MONITORING OPERATIVE DRIVES, comprising a step voltage generator, one of the outputs of which is connected respectively to the first input of the control unit and to the input of the first local control unit, the output of which is connected to the first input of the fault recording unit, the second input of which is connected to the output of the second side local control, the inputs of which are connected to the unit outputs of the first and second fault triggers, the unit inputs of which are connected to the outputs of the failure detection unit, and the zero inputs to the output of the failure signal of the control unit, the reference output of which is connected to one of the inputs of the failure detection unit, and the output of the failure of the control unit is connected to the input of the step voltage generator, the other output of which is addressable, reference)! and the control outputs of the control unit are the outputs of the device, the inputs of which are other inputs of the failure detection unit, characterized in that, in order to increase the speed of the device, a single pulse shaper and the first element And, the inputs of which are connected to the unit outputs of the first and second triggers, are introduced failures, and the output is connected to the input of the shaper of a single pulse, the output of which is connected to the second input of the control unit. Фиг.1Figure 1 2. Устройство по π. 1, отличающееся тем, что блок управления содержит генератор тактовых импульсов, счетчики, триггеры, компаратор, элемент ИИ, элементы И— НЕ и элементы И с второго по четвертый, причем первый вход второго элемента И подключен к выходу генератора тактовых импульсов, а выход — к счетному входу первого счетчика, выходы которого соединены с ’одним из входов компаратора, другие входы которого подключены к выходам второго счетчика, счетный вход которого соединен с выходом третьего элемента И, а выход переполнения — с первым входом четвертого элемента И и счетным входом первого триггера, выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подкючен к счетному входу второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, а вход сброса — с входами сброса счетчиков, третьего и четвертого триггеров, счетный вход третьего триггера подключен к выходу переполнения первого счет чика и первому входу третьего элемента И, второй вход которого соединён с инверсным выходом третьего триггера, выход первого элемента И—НЕ подключен к первому входу второго элемента И—НЕ, второй вход которого соединен с прямым выходом четверг того триггера, инверсный выход которого подключен к первому входу третьего элемента И—НЕ, второй вход которого и входы Первого элемента И—НЕ соединены с выходами компаратора, счетный вход четвертого триггера подключен к выходу переполнения второго счетчика, выходы второго и третьего элементов И—НЕ соединены с входами четвертого элемента И—НЕ, вход сброса первого триггера и второй вход элемента ИЛИ являются первым и вторым входами блока, выходом сигнала сбоя которого является инверсный выход второго триггера, выходы первого счетчика являются адресными выходами блока, управляющим и эталонным выходами которого являются соответственно прямой выход третьего триггера и выход четвертого элемента И—НЕ.2. The device according to π. 1, characterized in that the control unit contains a clock generator, counters, triggers, a comparator, an AI element, AND elements NOT and AND elements from the second to fourth, the first input of the second AND element connected to the output of the clock generator, and the output to the counting input of the first counter, the outputs of which are connected to one of the inputs of the comparator, the other inputs of which are connected to the outputs of the second counter, the counting input of which is connected to the output of the third element And, and the overflow output - with the first input of the fourth element ent and the counting input of the first trigger, the output of which is connected to the second input of the fourth AND element, the output of which is connected to the first input of the OR element, the output of which is connected to the counting input of the second trigger, the inverse output of which is connected to the second input of the first AND element, and the reset input - with reset inputs of counters, third and fourth triggers, the counting input of the third trigger is connected to the overflow output of the first counter and the first input of the third AND element, the second input of which is connected to the inverse output of the third trigger, the output of the first AND-NOT element is connected to the first input of the second AND-NOT element, the second input of which is connected to the direct Thursday output of that trigger whose inverse output is connected to the first input of the third AND-NOT element, whose second input and the inputs of the First AND element —NOT connected to the outputs of the comparator, the counting input of the fourth trigger connected to the overflow output of the second counter, the outputs of the second and third elements AND — NOT connected to the inputs of the fourth element AND — NOT, the reset input of the first trigger and the second input element and OR are the first and second inputs of the block, the output of the failure signal of which is the inverse output of the second trigger, the outputs of the first counter are the address outputs of the block, the control and reference outputs of which are the direct output of the third trigger and the output of the fourth AND-NOT element, respectively.
SU833555064A 1983-02-17 1983-02-17 Device for checking internal memory SU1103292A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833555064A SU1103292A1 (en) 1983-02-17 1983-02-17 Device for checking internal memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833555064A SU1103292A1 (en) 1983-02-17 1983-02-17 Device for checking internal memory

Publications (1)

Publication Number Publication Date
SU1103292A1 true SU1103292A1 (en) 1984-07-15

Family

ID=21050545

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833555064A SU1103292A1 (en) 1983-02-17 1983-02-17 Device for checking internal memory

Country Status (1)

Country Link
SU (1) SU1103292A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 242969, кл. G И С 29/00, 1969. 2. Авторское свидетельство СССР № 356696, кл. G И С 29/00, 1972 (прототип). *

Similar Documents

Publication Publication Date Title
KR950009276A (en) Flash memory tester
US4415861A (en) Programmable pulse generator
KR100305679B1 (en) Test method of tester of a semiconductor memory device and apparatus thereof
SU1103292A1 (en) Device for checking internal memory
JP2626899B2 (en) IC card test equipment
SU1660050A1 (en) Device for checking data stored on a magnetic medium
SU1108511A1 (en) Storage with selfcheck
SU634291A1 (en) Wiring checking arrangement
SU750570A1 (en) Rapid-access checking device
RU2041473C1 (en) Logical tester
SU1013960A1 (en) Two-processor system checking device
SU1166120A1 (en) Device for checking digital units
SU1048521A1 (en) Device for checking memories
SU1401520A2 (en) Device for checking on-line memory
SU1151968A1 (en) Device for detecting and recording faults
SU1316053A1 (en) Device for checking memory blocks
SU1261014A1 (en) Device for checking blocks of internal memory
SU1275523A1 (en) Indication device
SU1249588A1 (en) Device for checking integrated circuits of internal memory
RU1833897C (en) Device for failures control and simulation
SU1481862A1 (en) Memory block check unit
SU1144154A1 (en) Device for checking memory integrated circuits
SU1156145A1 (en) Primary storage with self-check
SU584338A1 (en) Device for checking permanent memory units
SU1456996A1 (en) Device for monitoring memory units