SU1259487A1 - Преобразователь перемещени в код системы остаточных классов - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано, например, дл  ввода в ЭВ11, функционирующей в системе остаточных классов, информации, представленной перемещением. Целью изобретени   вл етс  повьшение точности преобразовател . Дл  этого в преобразователь перемещени  в код системы остаточных классов, содержащий кодовую шкалу, считывагацие элементы, коммутаторы , сумматоры, введены блоки коррекции и счетчик, а сумматоры выполнены модульными по модулю наибольшего основани . Поставленна  цель достигаетс  выполнением рисунка кодо- вой дорожки в i-M канале i 1,п-1 по правилу .p;/p, где /)„, . р; - величины п-го и i-ro оснований соответственно, N - числовое значение отсчета, обработкой кодов в сумматорах и коррекцией полученных результатов , исключающих ошибки преобразовани . 1 з.п. ф-лы, 3 ил. i (Л С

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано , например, дл  ввода в ЭВМ, функционирующей в системе остаточных классов (СОК), информации, представленной перемещением.

Целью изобретени   вл етс  повьппе ние точности преобразовател .

На фиг, 1 приведена функциональна , схема преобразовател  перемещени  в код системы остаточных классов на фиг. 2 - схема блока коррекции, вариант выполнени ; на фиг, 3 - ма блока дифференцировани , вариант выполнени .

Преобразователь содержит кодовую шкалу 1, считьшающие элементы 2 по старшему основанию р , считывающие элементы 3 по i-My основанию, комму- таторы4 и 5, сумматоры б, i I, п-1„ блок 7 коррекции, счетчик 8, выходную шину 9 Остатка по старшему основанию , шину 10 съема остатка по i-му основанию, шину 11 подачи тактовых импульсов, а также входные шинь 12 и 13 блока 7 коррекции.

Блок 7 коррекции содержит шифратор 14, сумматор 15 (по модулю р )., блок 16 дифференцировани , регистр 1 И блок 18 сравнени , блок 19 зада- ни  кода i-ro основани , входную 20 и вькодную 21 шины блока 16 дифференцировани . Блок 16 дифференцировани  содержит элементы 22 задержки, сумматоры 23 по модулю два и элемент ИЛИ 24,

В преобразователе перемещени  в код системы остаточных классов на кодовой шкале I нанесен рисунок, соответствующий остатку (xin по наибольше- му основанию р в двоичном коде, в i канале i 1, п-1, рисунок кодовой дорожки выполнен по правилу

lK/№lp /N/k.

Считывающие элементы 2 и 3 в п-м и i-M каналах соответственно, соответствующие младшим разр дам, подключены к управл ющим входам коммутаторов 4 И 5, входы KOTOjpbJX соедине ны с выходами считывающих элементов и 3 соответственно, расположенных по методу двойной щетки, элементы 2 расположены на рассто нии t 0,5 U , где U - шаг дискретизации, относительно младшего считывающего элемен- та 2 и 3, а остальные считьшающие элменты 2 и 3 - соответственно на рассто нии iO,5 Р; Д

10

IS

20 -

Выход коммутатора 4  вл етс  выходной шиной 9 остатка с)„ и подключен в i-M канале к первому входу сумматора 6,1 по модулю fn который может быть выполнен любым известным образом, второй вход сумматора 6.1 соединен с выходом коммутатора 5,1, а выход подключен к первому входу блока 7,i коррекции, второй вход которого соединен с выходом счетчика 8 (по модулю три), на вход которого подаютс  тактовые импульсы по шине 11, а выход  вл етс  шиной 10, по которой снимаетс  остаток о(, ,

В блок 7,1 коррекции вход 12 подключен к входу шифратора 14, который преобразует входной код по правилу

входной код выходной код

О

Рп. - Г

р:

-

Выход шифратора 14 подключен к первому входу сумматора 15 (по моду- люр|), второй вход которого соединен с шиной 13, выход подключен к входам блока 18 сравнени , регистра 17 и блока 16 дифференцировани , выход которого соединен с входом управлени  блока 18, выход которого подключен к управл ющему входу регистра 17, выходы которого  вл ютс  вы- ходными шинами преобразовател .

Преобразователь перемещени  в код системы остаточных классов работает следующим образом.

Число Л в системе остаточных классов по основани м р, , р ,,, ,, /7„ , (р, , р) 1, 1 1,п представл етс  совокупностью остатков а;, о1 ,, .

Причем

rtrl P

+ сх ;

(О

Так как необходимо, чтобы дл  любых (/; А было одним и тем же, то справедливо

Из (2) найдем о/ , привед  выражение по модулю РП

-/«--ШР /Р.

При выполнении услови  2 О; s р

люба  ошибка в вычислении

А. i I / J

31259487

@1 1 обнаруживаетс  вычислением (3), т.е. в этих случа х ошибочно вычисленное значение oi; всегда

Гл+cfl ГА

Абсолютна  ошибка СР , ( --- г- t 5 L ( J L PiJ

± (Ьу дл  этих случаев может быть достаточно большой и ее верхн   граница находитс  в пределах tf Р; 2р; -1 в зависимости от величины . Q

Если (2k+l) Р; «р где k - кратность ошибки j) , то эта ошибка однозначно отображает of; в диапазоне Р; eS; р , т.е. монет быть исправлена выполнением oi; 1 ko; р; .

Таким образом, процедура вычислени  совмещаетс  с процедурой обнаружени  и исправлени  ошибок.

Цифровой код, считьшаемый элементами 2, соответствующий остатку (Х 2о по наибольшему основанию р„, поступает на входы коммутатора 4, значение на выходе считьшающего элемента 2 младшего разр да определ ет кака  группа входов Считывающих эле- 25

ментов 2 запаздывающих или опережающих подключаетс  к вькодной шине 9. Тем самым устран етс  неоднозначность считывани .

Аналогична  операци  происходит во всех оставшихс  каналах. Значени 

п И/РП - Wpi/pn поступают на входы сумматора 6.1, с выходов которого снимаетс  значение оС; , которое по шине 13 поступает на вход блока 7 коррекции.

В блоке 7.1 коррекции на выходе шифратора 14 формируютс  коды О, , последовательность которых не имеет значени , вследствие чего на выходе сумматора 15 последовательно формируютс  значени  Ы; ,

Р /Рп l fpn изменени  кода на выходах суммато-

ра 15 на выходах блока 16 дифференцировани  по витс  импульс длительностью , определ емой временем задержки элемента 22 задержки, который на врем  переходных процессов запретит выдачу результата сравнени  блоком 18 сравнени . Когда вычисленное значение : Р; , т.е. - правильное значение, то на выходе блока 18 по вл етс  разрешающий импульс, который запишет в регистр 17 правильное значение .

Быстродействие электронных блоков

30

35

40

45

50

55

скорость перемещени  кодовой шкал позвол ет формировать верный выхо ной результат в реальном масштабе времени.

Claims (2)

1. Преобразователь перемещени  код системы остаточных классов,со жащий п каналов, где п - число ос ваний в выбранной системе остаточ классов, кодовую шкалу, считывающи элементы, расположенные в каждом к нале относительно разр дных дорож кодовой шкапы по методу двойной щ ки, п коммутаторов по одному в ка нале, выходы считьшающих элементов каждом канале, за исключением счит вакщего элемента младшего разр да подключены к соответствующим входа коммутатора, управл ющий вход кото рого соединен с выходами считывающ го элемента младшего разр да, п-1 сумматоров по одному в каждом кана ле, кроме первого, выходы коммутатора первого канала и считьшающего элемента младшего разр да первого нала  вл ютс  выходом остатка по н большему основанию преобразовател  отличающийс  тем, что, с целью повышени  точности, в него введены п-1 блоков коррекции, счет чик, сумматоры выполнены модульным по модулю наибольшего основани , а рисунок кодовой дорожки в i-M кана ле , где i ну

1,п-1, выполнен по за

.

где РП, р; - величины п-го и 1-го нований соответственно;

N - числовое значение отсчета, выходы коммутатора и считьгеающего элемента младшего разр да в каждом канале подключены к первой группе входов сумматора в канале, втора  группа входов которого соединена с выходом остатка по наибольшему осн ванию, а выходы подключены к перво группе входов соответствующих блок коррекции, выходы которых  вл оотс  выходами остатка по соответствующему основанию преобразовател , а втора  группа входов соединена с в ходом счетчика, вход которого  вл  етс  входом синхронизации преобразовател .

2. Преобразователь по п. 1, о т

устройства, значительно большее, чем личающийс  тем, что блок

скорость перемещени  кодовой шкалы I позвол ет формировать верный выходной результат в реальном масштабе времени.

Формула изобретени 

Q

о 5

0

5

0

5

5

1. Преобразователь перемещени  в код системы остаточных классов,содержащий п каналов, где п - число оснований в выбранной системе остаточных классов, кодовую шкалу, считывающие элементы, расположенные в каждом канале относительно разр дных дорожек кодовой шкапы по методу двойной щетки , п коммутаторов по одному в канале , выходы считьшающих элементов в каждом канале, за исключением считы- вакщего элемента младшего разр да, подключены к соответствующим входам коммутатора, управл ющий вход которого соединен с выходами считывающего элемента младшего разр да, п-1 сумматоров по одному в каждом канале , кроме первого, выходы коммутатора первого канала и считьшающего элемента младшего разр да первого канала  вл ютс  выходом остатка по наибольшему основанию преобразовател , отличающийс  тем, что, с целью повышени  точности, в него введены п-1 блоков коррекции, счетчик , сумматоры выполнены модульными по модулю наибольшего основани , а рисунок кодовой дорожки в i-M канале , где i ну

1,п-1, выполнен по зако/ ШР /; .

где РП, р; - величины п-го и 1-го оснований соответственно;

N - числовое значение отсчета, выходы коммутатора и считьгеающего элемента младшего разр да в каждом канале подключены к первой группе входов сумматора в канале, втора  группа входов которого соединена с выходом остатка по наибольшему основанию , а выходы подключены к первой группе входов соответствующих блоков коррекции, выходы которых  вл оотс  выходами остатка по соответствующему основанию преобразовател , а втора  группа входов соединена с выходом счетчика, вход которого  вл етс  входом синхронизации преобразовател .

2. Преобразователь по п. 1, о ткоррекции содержит сумматор, шифратор , блок сравнени , блок дифференцировани , блок задани  кода и регистр , перва  группа входов сумматора  вл етс  первой группой входов блока, втора  группа входов соединена- с выкодами шифратора, входы которого  вл ютс  второй группой входов блока, выходы сумматора подключены к первой группе входав блока

594876

сравнени , входам регистра и входам блока дифференцировани , выход которого подключен к входу управлени  блока сравнени , втора  группа вхо- 5 дов которого соединена с блоком задани  кода соответствующего основани  , а выход подключен к управл ющему входу регистра , выходы которого  вл ютс  выхода- 10 ми блока.

20.1

го. т

Фчг.г

гдд ±

гч

Т

21 Фиг.3

Составитель Л. Сидоренко

Редактор Л. Гратилло Техред Л.Сердюкова, Корректор О. Лугова 

--------- ..-,

Заказ 5139/58 Тираж 816 Подписног ВНИНПИ Государственного комитета СССР

по делам изобретений и.открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4.