SU1259487A1 - Shift-to-residual class system code converter - Google Patents

Shift-to-residual class system code converter Download PDF

Info

Publication number
SU1259487A1
SU1259487A1 SU843831441A SU3831441A SU1259487A1 SU 1259487 A1 SU1259487 A1 SU 1259487A1 SU 843831441 A SU843831441 A SU 843831441A SU 3831441 A SU3831441 A SU 3831441A SU 1259487 A1 SU1259487 A1 SU 1259487A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
channel
group
code
Prior art date
Application number
SU843831441A
Other languages
Russian (ru)
Inventor
Сергей Николаевич Хлевной
Олег Анатольевич Финько
Original Assignee
Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября filed Critical Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority to SU843831441A priority Critical patent/SU1259487A1/en
Application granted granted Critical
Publication of SU1259487A1 publication Critical patent/SU1259487A1/en

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано, например, дл  ввода в ЭВ11, функционирующей в системе остаточных классов, информации, представленной перемещением. Целью изобретени   вл етс  повьшение точности преобразовател . Дл  этого в преобразователь перемещени  в код системы остаточных классов, содержащий кодовую шкалу, считывагацие элементы, коммутаторы , сумматоры, введены блоки коррекции и счетчик, а сумматоры выполнены модульными по модулю наибольшего основани . Поставленна  цель достигаетс  выполнением рисунка кодо- вой дорожки в i-M канале i 1,п-1 по правилу .p;/p, где /)„, . р; - величины п-го и i-ro оснований соответственно, N - числовое значение отсчета, обработкой кодов в сумматорах и коррекцией полученных результатов , исключающих ошибки преобразовани . 1 з.п. ф-лы, 3 ил. i (Л СThe invention relates to the field of computer technology and can be used, for example, for input into an EV11 functioning in the system of residual classes of information represented by movement. The aim of the invention is to increase the accuracy of the converter. To do this, the correction blocks and the counter are entered into the displacement transducer into the code of the residual class system containing the code scale, reading elements, switches, adders, and adders are modular with the greatest base. The goal is achieved by performing the code track pattern in the i-M channel i 1, n-1 according to the rule .p; / p, where /) ",. R; - the values of the n-th and i-ro bases, respectively, N - the numerical value of the reference, the processing of codes in the adders and the correction of the results obtained, excluding conversion errors. 1 hp f-ly, 3 ill. i (Л С

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано , например, дл  ввода в ЭВМ, функционирующей в системе остаточных классов (СОК), информации, представленной перемещением.The invention relates to computing and can be used, for example, to enter information, represented by a movement, into a computer operating in a system of residual classes (JUICE).

Целью изобретени   вл етс  повьппе ние точности преобразовател .The aim of the invention is to increase the accuracy of the converter.

На фиг, 1 приведена функциональна , схема преобразовател  перемещени  в код системы остаточных классов на фиг. 2 - схема блока коррекции, вариант выполнени ; на фиг, 3 - ма блока дифференцировани , вариант выполнени .FIG. 1 is a functional, transducer-to-code diagram of the residual class system in FIG. 2 is a diagram of a correction unit, an embodiment; Fig. 3, the differentiation unit ma, an embodiment.

Преобразователь содержит кодовую шкалу 1, считьшающие элементы 2 по старшему основанию р , считывающие элементы 3 по i-My основанию, комму- таторы4 и 5, сумматоры б, i I, п-1„ блок 7 коррекции, счетчик 8, выходную шину 9 Остатка по старшему основанию , шину 10 съема остатка по i-му основанию, шину 11 подачи тактовых импульсов, а также входные шинь 12 и 13 блока 7 коррекции.The converter contains a code scale 1, matching elements 2 on the senior base p, reading elements 3 on the i-My base, commutators 4 and 5, adders b, i I, n-1 "correction block 7, counter 8, output bus 9 Residual on the older base, tire 10, removal of the remainder on the i-th base, bus 11 for supplying clock pulses, as well as input busbars 12 and 13 of correction block 7.

Блок 7 коррекции содержит шифратор 14, сумматор 15 (по модулю р )., блок 16 дифференцировани , регистр 1 И блок 18 сравнени , блок 19 зада- ни  кода i-ro основани , входную 20 и вькодную 21 шины блока 16 дифференцировани . Блок 16 дифференцировани  содержит элементы 22 задержки, сумматоры 23 по модулю два и элемент ИЛИ 24,Correction block 7 contains encoder 14, adder 15 (modulo p)., Differentiation block 16, register 1 and compare block 18, block i-ro code set reference block 19, input 20 and spin code 21 of differentiation block 16. The differentiation unit 16 comprises delay elements 22, modulo 23 adders 23 and the element OR 24,

В преобразователе перемещени  в код системы остаточных классов на кодовой шкале I нанесен рисунок, соответствующий остатку (xin по наибольше- му основанию р в двоичном коде, в i канале i 1, п-1, рисунок кодовой дорожки выполнен по правилуIn the displacement transducer in the code of the system of residual classes on the code scale I, there is a pattern corresponding to the remainder (xin on the largest base p in the binary code, on channel i 1, n-1, the code track is drawn according to the rule

lK/№lp /N/k.lK / №lp / n / k.

Считывающие элементы 2 и 3 в п-м и i-M каналах соответственно, соответствующие младшим разр дам, подключены к управл ющим входам коммутаторов 4 И 5, входы KOTOjpbJX соедине ны с выходами считывающих элементов и 3 соответственно, расположенных по методу двойной щетки, элементы 2 расположены на рассто нии t 0,5 U , где U - шаг дискретизации, относительно младшего считывающего элемен- та 2 и 3, а остальные считьшающие элменты 2 и 3 - соответственно на рассто нии iO,5 Р; ДReading elements 2 and 3 in the nth and iM channels, respectively, corresponding to the lower bits, are connected to the control inputs of switches 4 and 5, the KOTOjpbJX inputs are connected to the outputs of the reading elements and 3, respectively, arranged by the double brush method, elements 2 are located at a distance of t 0.5 U, where U is the discretization step, relative to the lower reading element 2 and 3, and the rest of the matching elements 2 and 3, respectively, at the distance iO, 5 Р; D

10ten

ISIS

20 - 20 -

Выход коммутатора 4  вл етс  выходной шиной 9 остатка с)„ и подключен в i-M канале к первому входу сумматора 6,1 по модулю fn который может быть выполнен любым известным образом, второй вход сумматора 6.1 соединен с выходом коммутатора 5,1, а выход подключен к первому входу блока 7,i коррекции, второй вход которого соединен с выходом счетчика 8 (по модулю три), на вход которого подаютс  тактовые импульсы по шине 11, а выход  вл етс  шиной 10, по которой снимаетс  остаток о(, ,The output of switch 4 is the output bus 9 of the remainder c) „and is connected in the iM channel to the first input of the adder 6.1 modulo fn which can be performed in any known manner, the second input of the adder 6.1 is connected to the output of the switch 5.1, and the output is connected to the first input of block 7, i of correction, the second input of which is connected to the output of counter 8 (modulo three), to the input of which clock pulses are fed through bus 11, and the output is bus 10 through which the remainder o is removed (,

В блок 7,1 коррекции вход 12 подключен к входу шифратора 14, который преобразует входной код по правилуIn block 7.1 correction input 12 is connected to the input of the encoder 14, which converts the input code according to the rule

входной код выходной кодinput code output code

ОABOUT

Рп. - Г Pn. - G

р:R:

- -

Выход шифратора 14 подключен к первому входу сумматора 15 (по моду- люр|), второй вход которого соединен с шиной 13, выход подключен к входам блока 18 сравнени , регистра 17 и блока 16 дифференцировани , выход которого соединен с входом управлени  блока 18, выход которого подключен к управл ющему входу регистра 17, выходы которого  вл ютс  вы- ходными шинами преобразовател .The output of the encoder 14 is connected to the first input of the adder 15 (modulo |), the second input of which is connected to bus 13, the output is connected to the inputs of comparison unit 18, register 17 and differentiation unit 16, the output of which is connected to control input of block 18, output which is connected to the control input of the register 17, the outputs of which are the output buses of the converter.

Преобразователь перемещени  в код системы остаточных классов работает следующим образом.The displacement transducer to the residual class system code works as follows.

Число Л в системе остаточных классов по основани м р, , р ,,, ,, /7„ , (р, , р) 1, 1 1,п представл етс  совокупностью остатков а;, о1 ,, .The number L in the system of residual classes at the base of m p,, p ,,, ,, / 7 ", (p,, p) 1, 1 1, n is represented by the set of residues a ;, o1 ,,.

ПричемAnd

rtrl P rtrl P

+ сх ;+ c;

(ABOUT

Так как необходимо, чтобы дл  любых (/; А было одним и тем же, то справедливоSince it is necessary that for any (/; A be the same, it is true

Из (2) найдем о/ , привед  выражение по модулю РПFrom (2) we find o /, we give an expression modulo RP

-/«--ШР /Р.  - / "- SR / R.

При выполнении услови  2 О; s рWhen the condition 2 O; s p

люба  ошибка в вычисленииAny error in the calculation

А. i I / JA. i I / J

3125948731259487

@1 1 обнаруживаетс  вычислением (3), т.е. в этих случа х ошибочно вычисленное значение oi; всегда@ 1 1 is detected by calculation (3), i.e. in these cases, the erroneously calculated value of oi; is always

Гл+cfl ГА Ch + cfl GA

Абсолютна  ошибка СР , ( --- г- t 5 L ( J L PiJThe absolute error of the CP, (--- r- t 5 L (J L PiJ

± (Ьу дл  этих случаев может быть достаточно большой и ее верхн   граница находитс  в пределах tf Р; 2р; -1 в зависимости от величины . Q± (lw for these cases can be quite large and its upper bound is within tf P; 2p; -1 depending on the value. Q

Если (2k+l) Р; «р где k - кратность ошибки j) , то эта ошибка однозначно отображает of; в диапазоне Р; eS; р , т.е. монет быть исправлена выполнением oi; 1 ko; р; . If (2k + l) P; “P where k is the multiplicity of error j), then this error uniquely displays of; in the range of P; eS; p, i.e. coins be corrected by performing oi; 1 ko; R; .

Таким образом, процедура вычислени  совмещаетс  с процедурой обнаружени  и исправлени  ошибок.Thus, the calculation procedure is combined with the error detection and correction procedure.

Цифровой код, считьшаемый элементами 2, соответствующий остатку (Х 2о по наибольшему основанию р„, поступает на входы коммутатора 4, значение на выходе считьшающего элемента 2 младшего разр да определ ет кака  группа входов Считывающих эле- 25The digital code counted by elements 2, corresponding to the remainder (X 2o at the largest base p „, is fed to the inputs of switch 4, the value at the output of the matching element 2 of the lower order determines which group of inputs of the Readings 25

ментов 2 запаздывающих или опережающих подключаетс  к вькодной шине 9. Тем самым устран етс  неоднозначность считывани .Copies 2 retarded or advanced are connected to the output bus 9. Thereby, read ambiguity is eliminated.

Аналогична  операци  происходит во всех оставшихс  каналах. Значени A similar operation occurs in all remaining channels. Values

п И/РП - Wpi/pn поступают на входы сумматора 6.1, с выходов которого снимаетс  значение оС; , которое по шине 13 поступает на вход блока 7 коррекции. p I / RP - Wpi / pn is fed to the inputs of the adder 6.1, from the outputs of which the value of оС is taken; which through the bus 13 is fed to the input of the block 7 correction.

В блоке 7.1 коррекции на выходе шифратора 14 формируютс  коды О, , последовательность которых не имеет значени , вследствие чего на выходе сумматора 15 последовательно формируютс  значени  Ы; ,In block 7.1 of the correction, codes O, are formed at the output of the encoder 14, the sequence of which is irrelevant, as a result of which the values of L are generated at the output of the adder 15; ,

Р /Рп l fpn изменени  кода на выходах суммато-  P / Rp l fpn code changes at the outputs of summation

ра 15 на выходах блока 16 дифференцировани  по витс  импульс длительностью , определ емой временем задержки элемента 22 задержки, который на врем  переходных процессов запретит выдачу результата сравнени  блоком 18 сравнени . Когда вычисленное значение : Р; , т.е. - правильное значение, то на выходе блока 18 по вл етс  разрешающий импульс, который запишет в регистр 17 правильное значение .15 at the outputs of the differentiation unit 16 according to the rotation pulse with a duration determined by the delay time of the delay element 22, which, for the duration of the transient processes, will prohibit the output of the comparison result by the comparison unit 18. When calculated value: P; i.e. - the correct value, then at the output of block 18 a permissive pulse appears, which will write the correct value into register 17.

Быстродействие электронных блоковThe speed of electronic components

30thirty

3535

4040

4545

5050

5555

скорость перемещени  кодовой шкал позвол ет формировать верный выхо ной результат в реальном масштабе времени.The speed of movement of the code scale allows to form the correct output result in real time.

Claims (2)

1. Преобразователь перемещени  код системы остаточных классов,со жащий п каналов, где п - число ос ваний в выбранной системе остаточ классов, кодовую шкалу, считывающи элементы, расположенные в каждом к нале относительно разр дных дорож кодовой шкапы по методу двойной щ ки, п коммутаторов по одному в ка нале, выходы считьшающих элементов каждом канале, за исключением счит вакщего элемента младшего разр да подключены к соответствующим входа коммутатора, управл ющий вход кото рого соединен с выходами считывающ го элемента младшего разр да, п-1 сумматоров по одному в каждом кана ле, кроме первого, выходы коммутатора первого канала и считьшающего элемента младшего разр да первого нала  вл ютс  выходом остатка по н большему основанию преобразовател  отличающийс  тем, что, с целью повышени  точности, в него введены п-1 блоков коррекции, счет чик, сумматоры выполнены модульным по модулю наибольшего основани , а рисунок кодовой дорожки в i-M кана ле , где i ну1. Motion transducer code of the system of residual classes, containing n channels, where n is the number of residuals in the selected system, the residual classes, the code scale, read elements located in each to the field relative to the bit roads of the code scale according to the double-stitch method, n switches, one in the channel, the outputs of the matching elements of each channel, except for the count of the low-order element, are connected to the corresponding input of the switch, the control input of which is connected to the outputs of the low-level reading element, -1 adders one in each channel except the first, the outputs of the switch of the first channel and the low-order first element matching element are the output of the remainder on the larger base of the converter, characterized in that, in order to improve accuracy, n-1 is entered into it correction blocks, counters, adders are modular in modulus of the largest base, and the code track pattern in the iM channel, where i 1,п-1, выполнен по за 1, p-1, is made for .. где РП, р; - величины п-го и 1-го нований соответственно;where RP, p; - values of the n-th and 1-st innovations, respectively; N - числовое значение отсчета, выходы коммутатора и считьгеающего элемента младшего разр да в каждом канале подключены к первой группе входов сумматора в канале, втора  группа входов которого соединена с выходом остатка по наибольшему осн ванию, а выходы подключены к перво группе входов соответствующих блок коррекции, выходы которых  вл оотс  выходами остатка по соответствующему основанию преобразовател , а втора  группа входов соединена с в ходом счетчика, вход которого  вл  етс  входом синхронизации преобразовател .N is the numerical value of the reference, the outputs of the switch and the counting element of the lower bit in each channel are connected to the first group of inputs of the adder in the channel, the second group of inputs of which is connected to the output of the remainder according to the largest base, and the outputs are connected to the first group of inputs of the corresponding correction unit, the outputs of which are residual outputs on the corresponding converter base, and the second group of inputs is connected to the meter stroke, whose input is the synchronization input of the converter. 2. Преобразователь по п. 1, о т2. Converter according to claim. 1, о t устройства, значительно большее, чем личающийс  тем, что блокdevices that are much larger than the unit скорость перемещени  кодовой шкалы I позвол ет формировать верный выходной результат в реальном масштабе времени.The speed of movement of the code scale I makes it possible to form the correct output in real time. Формула изобретени Invention Formula QQ о 5about 5 00 5five 00 5five 5five 1. Преобразователь перемещени  в код системы остаточных классов,содержащий п каналов, где п - число оснований в выбранной системе остаточных классов, кодовую шкалу, считывающие элементы, расположенные в каждом канале относительно разр дных дорожек кодовой шкапы по методу двойной щетки , п коммутаторов по одному в канале , выходы считьшающих элементов в каждом канале, за исключением считы- вакщего элемента младшего разр да, подключены к соответствующим входам коммутатора, управл ющий вход которого соединен с выходами считывающего элемента младшего разр да, п-1 сумматоров по одному в каждом канале , кроме первого, выходы коммутатора первого канала и считьшающего элемента младшего разр да первого канала  вл ютс  выходом остатка по наибольшему основанию преобразовател , отличающийс  тем, что, с целью повышени  точности, в него введены п-1 блоков коррекции, счетчик , сумматоры выполнены модульными по модулю наибольшего основани , а рисунок кодовой дорожки в i-M канале , где i ну1. The displacement transducer to the code of the system of residual classes, containing n channels, where n is the number of bases in the selected system of residual classes, a code scale, reading elements located in each channel relative to the discharge paths of the code scale by the double brush method, n switches one by one in the channel, the outputs of the matching elements in each channel, except for the low-order reading element, are connected to the corresponding inputs of the switch, the control input of which is connected to the outputs of the reading element This junior bit, n-1 adders one in each channel except the first, the outputs of the first channel switch and the lower-order matching element of the first channel are the output of the remainder of the largest base of the converter, characterized in that it contains n-1 correction blocks, a counter, adders are made modular by the modulus of the largest base, and a code track pattern in the iM channel, where i 1,п-1, выполнен по зако/ ШР /; . 1, p-1, is made according to the Act / SR /; . где РП, р; - величины п-го и 1-го оснований соответственно;where RP, p; - the values of the n-th and 1st bases, respectively; N - числовое значение отсчета, выходы коммутатора и считьгеающего элемента младшего разр да в каждом канале подключены к первой группе входов сумматора в канале, втора  группа входов которого соединена с выходом остатка по наибольшему основанию , а выходы подключены к первой группе входов соответствующих блоков коррекции, выходы которых  вл оотс  выходами остатка по соответствующему основанию преобразовател , а втора  группа входов соединена с выходом счетчика, вход которого  вл етс  входом синхронизации преобразовател .N is the numerical value of the reference, the switch outputs and the counting element of the lower bit in each channel are connected to the first group of inputs of the adder in the channel, the second group of inputs of which is connected to the output of the rest of the largest base, and the outputs are connected to the first group of inputs of the corresponding correction blocks, outputs which is the output of the remainder of the corresponding base of the converter, and the second group of inputs is connected to the output of the counter, whose input is the synchronization input of the converter. 2. Преобразователь по п. 1, о ткоррекции содержит сумматор, шифратор , блок сравнени , блок дифференцировани , блок задани  кода и регистр , перва  группа входов сумматора  вл етс  первой группой входов блока, втора  группа входов соединена- с выкодами шифратора, входы которого  вл ютс  второй группой входов блока, выходы сумматора подключены к первой группе входав блока2. The converter according to claim 1, the correction comprises an adder, an encoder, a comparison unit, a differentiation unit, a code setting unit and a register, the first group of inputs of the adder is the first group of inputs of the block, the second group of inputs is connected to the encoder's outputs, the inputs of which are are the second group of inputs of the block, the outputs of the adder are connected to the first group of inputs in the block 594876594876 сравнени , входам регистра и входам блока дифференцировани , выход которого подключен к входу управлени  блока сравнени , втора  группа вхо- 5 дов которого соединена с блоком задани  кода соответствующего основани  , а выход подключен к управл ющему входу регистра , выходы которого  вл ютс  выхода- 10 ми блока.comparison, the inputs of the register and the inputs of the differentiation unit, the output of which is connected to the control input of the comparison unit, the second group of inputs of which is connected to the code setting block of the corresponding base, and the output connected to the control input of the register, the outputs of which are outputs block. 20.120.1 го. тgo t Фчг.гFGG.G гдд ± gdd ± гчhch ТT 21 Фиг.321 figure 3 Составитель Л. СидоренкоCompiled by L. Sidorenko Редактор Л. Гратилло Техред Л.Сердюкова, Корректор О. Лугова Editor L. Gratillo Tehred L. Serdyukova, Proofreader O. Lugova --------- ..-,--------- ..-, Заказ 5139/58 Тираж 816 Подписног ВНИНПИ Государственного комитета СССРOrder 5139/58 Circulation 816 Subscribers VNINPI USSR State Committee по делам изобретений и.открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4.Production and printing company, Uzhgorod, st. Design, 4.
SU843831441A 1984-12-26 1984-12-26 Shift-to-residual class system code converter SU1259487A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843831441A SU1259487A1 (en) 1984-12-26 1984-12-26 Shift-to-residual class system code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843831441A SU1259487A1 (en) 1984-12-26 1984-12-26 Shift-to-residual class system code converter

Publications (1)

Publication Number Publication Date
SU1259487A1 true SU1259487A1 (en) 1986-09-23

Family

ID=21153879

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843831441A SU1259487A1 (en) 1984-12-26 1984-12-26 Shift-to-residual class system code converter

Country Status (1)

Country Link
SU (1) SU1259487A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2660609C1 (en) * 2017-03-10 2018-07-06 Открытое акционерное общество "Авангард" Pseudorandom code scale

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 312289, кл. G 08 С 9/06, 1971. Авторское свидетельство СССР № 429446, кл. G 08 С 9/00, 1974.(54)ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОЯ СИСТЕШ ОСТАТОЧНЫХ КЛАССОВ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2660609C1 (en) * 2017-03-10 2018-07-06 Открытое акционерное общество "Авангард" Pseudorandom code scale

Similar Documents

Publication Publication Date Title
EP1593202B1 (en) Period-to-digital converter
JPS5864844A (en) Synchronism detecting system
SU1259487A1 (en) Shift-to-residual class system code converter
JP2754635B2 (en) Absolute encoder
RU2205500C1 (en) Analog-to-digital converter
Denić et al. High-resolution pseudorandom encoder with parallel code reading
RU2040854C1 (en) Device for generation of time interval
SU1290295A1 (en) Device for calculating ordinal statistics of sequence of binary numbers
SU742910A1 (en) Pseudorandom binary train generator
SU1236608A1 (en) Stochastic analog-to-digital converter
SU493019A1 (en) Adaptive analog-to-digital converter
SU771660A1 (en) Binary-to-bunary-decimal code converter
SU743193A1 (en) Series-parallel analogue-digital converter
SU1569821A1 (en) Sorting device
SU758510A1 (en) Analogue-digital converter
SU809176A1 (en) Device for dividing
SU1259240A1 (en) Information input device
SU399850A1 (en) MULTI-CHANNEL FORM FOR RANDOM SIGNALS
SU599161A1 (en) Information recording arrangement
SU1038880A1 (en) Scaling converter
SU322855A1 (en) COUNTER WITH PRELIMINARY INSTALLATION
SU1330638A1 (en) Analog-digital device for variable scaling
RU2038694C1 (en) Analog-to-digital converter
SU1259214A1 (en) Programmed control device
SU1487088A1 (en) Multichannel telemetric device