SU1254924A1 - Устройство для управления памятью - Google Patents

Abstract

Устройство для управления памятью, содержащее формирователи сигналов, регистр старших разрядов адреса, регистр младших разрядов адреса, первый и второй блоки сравнения, регистры базовых адресов, первый и второй дешифраторы номеров регистров, дешифратор страниц памяти, причем входы формирователей сигналов являются информационными входами устройства, выходы формирователей сигналов и дешифраторов номеров регистров подключены к одним из входов регистров базовых адресов, выход регистра старших разрядов адреса подключен к первому входу первого дешифратора номеров регистров, выход регистра младших разрядов адреса подключен к первым входам второго блока сравнения и второго дешифратора номеров регистров и является одним из выходов устройства, выходы блоков сравнения подключены соответственно к вторым входам дешифраторов номеров регистров, выходы регистров базовых адресов соединены с одними из входов дешифратора страниц памяти, отличающееся тем, что, с целью расширения области применения устройства за счет обеспечения возможности задания начальных адресов блоков памяти, в него введен дешифратор постоянной зоны памяти, первый вход которого является управляющим входом устройства, второй вход соединен с выходом регистра старших разрядов адреса и входами блоков сравнения, а выходы подключены к другим входам регистров базовых адресов и другим входам дешифратора страниц памяти и являются другими выходами устройства.