SU1254492A1 - Устройство дл отладки цифровых систем - Google Patents

Abstract

Устройство дл  отладки цифровых систем может быть использовано дл  имитации функционировани  объекта управлени  при контроле и отладке управл ющих вычислительных комплексов . Цель изобретени  - повышение достоверности отладки за счет формировани  более широкого спектра неисправностей и сбоев, поступающих на вход цифровой системы, работающей по ШТО.ТНОЙ программе в реальном масштабе времени. Цель изобретени  достигаетс  за счет введени  в устройство группы счетчиков сбоев, группы инверторов, группы блоков сравнени , наборников сбоев, неисправностей и индикации, блока индикации, блока сравнени , генератора тактовых импульсов, инвертора, группы элементов запрета и депмфратора кода времени . Наиболее целесообразно применение устройства дл  контрол  и отладки управл ющих вьиислительных комплексов, работающих в реальном масштабе времени и осуществл ющих двусторонний обмен информацией, с объектами управлени  по кодовым каналам св зи. 3 ил. I (Л ю ел 4ii 4аь 00 tC

Description

Изобретение относитс  к вычисли- тельной технике, а именно к устрой- ствам дл  контрол  и отладки цифровых систем и может быть использовано дл  имитации функционировани  объекта управлени  при отладке упрал ющих вычислительных комплексов.

Цель изобретени  - повышение достоверности отладки за счет формировани  более широкого спектра неисправностей и сбоев, поступающих на вход цифровых систем, работающих в реальном масштабе времени.

Сущность изобретейи  заключаетс  в том, что предлагаемое устройство

передает в работающую по штатной программе управл ющую цифровую систему код состо ни  обьекта управлени , который оно формирует на основании информации,поступающей из системы , и времени,прошедшего с начала процесса управлени ,а имитаци  сбоев и отказов производитс  путем задержки или блокировки формировани  соответствующих кодов состо ни .

На фиг. 1 приведена структурна  схема устройства дл  отладки цифровых систем} на фиг. 2 - пример реализации блока согласовани  на фиг. 3 - пример реализации блока I сравнени .

Устройство содержит блок 1 согласовани , информационный регистр 2, регистр 3 команд, дешифратор 4 команд , буферньш регистр 5, счетчик 6 времени, группу триггеров 7, группу элементов И 8, блок 9 задани  признака контролируемого параметра, блок 10 сравнени , блок 11 индикации , генератор 12 тактовых импульсов , блок 13 задани  сбоев, группу блоков 14 сравнени , группу счетчиков 15 сбоев, группу элементов НЕ 1 дешифратор 17 кода времени, элемент НЕ 18, элемент 19 задержки, блок 20 задани  неисправностей, группу злементов 21 запрета, вход 22 устройства , выход 23 устройства.

Блок 1 согласовани  содержит преобразователь 24 последовательного кода в параллельньй, преобразователь 25 параллельного кода в последовательный , входной формирователь 26, выходной формирователь 27. Блоки 10 и 14 сравнени  содержит группу элементов 28 равнозначности и элемент И 29,

Устройство соедин етс  своим входом 22 и выходом 23 соответственно

10

(5

,

254492 2

с выходом и входом управл ющей цифровой системы, которые-предназначены дл  стыковки с объектом управлени .

Блок 1 согласовани  предназначен дл  организации обмена информацией между устройство и управл ющей цифровой системой. Формирователи 26 и 27 предназначены дл  согласовани  уровней и временных характеристик сигналов, в линии св зи, например , двухпол рный трехуровневых сигналов межсистемного интерфейса по ГОСТ 18977-79 с уровн ми и временными характеристиками сигналов логических элементов. Преобразователи 24 и 25 кодов предназначены дл  организации обмена последовательными кодами, например, по межсистемному интерфейсу по ГОСТ 18977-79. Инфор- маьщонный вход блока 1 согласовани   вл етс  входом входного формировател  26, выход которого соединен с входом преобразовател  24 последовательного кода в параллельный, группа выходов преобразовател  24  вл етс  группой выходов блока 1 согласовани  , а управл ющий выход преобразовател  24  вл етс  управл ющим выходом блока 1 согласовани . Группа входов блока 1 согласовани   вл етс  группой входов преобразовател  25 параллельного кода в последователь- ньй, выход которого соединен через выходной формирователь 27 с информа- ционньЕм выходом блока 1 согласова20

25

30

35

ни , а управл ющий вход преобразовател  25  вл етс  управл ющим входом блока 1.

Информационный регистр 2 предна40 значен дл  запоминани  командной и числовой информации, поступающей в устройство из управл ющей цифровой системы. Группа входов информационного регистра 2 соединена с груп45 пой информационных выходов блока 1 согласовани .

Буферньй регистр 5 предназначен дл  запоминани  кодов, выводимых на индикацию. Группа выходов буферного

5 регистра 5 соединена с группой входов блока 11 индикации.

Дешифратор 4 команд предназначен дл  расшифровки командной информации , поступающей из управл ющей циф55 ровой системы. Выход дешифратора 4 команд соединен с входами начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика

6 времени, а группа выходов дешифратора 4 команд соединена с входами группы элементов НЕ 16 и счетными входами группы счетчиков 15 сбоев.

Счетчик 6 времени предназначен дл  формировани  кодов временных интервалов и последовательностей импульсов различной частоты дл  синхронизации работы блоков.устройства Группа выходов счетчика 6 времени соединена с группой входов дешифратора 17 кода времени, а первый и второй выходы счетчика 6 соединены соответственно с управл ющими входами регистра 3 команд и блока 1 со- гласовани .

Группа триггеров 7 предназначена дл  запоминани  команд, поступающих из управл ющей цифровой системы. Выходы триггеров 7 соединены с первы- ми входами элементов И 8. 1 Группа элементов И 8 предназначена дл  формировани  сигналов состо ни  управлени  при наличии соответствующих сигналов на выходах триг- геров 7 и группы дешифратора 17 кода времени. Выходы группы элементов И 8 соединены с информационными входами элементов 2t запрета.

Блок 9 предназначен дл  установ- ки признаковой части контролируемого параметра. Блок 13 предназначен дл  установки типа и кратности имитируемых сбоев функционировани  объекта управлени  при приеме ко- манд от упразл ющей цифровой системы Блок, 20 предназначен дл  установки типа имитируемой неисправности объекта управлени . Блоки 9, 13, 20 конструктивно представл ют собой, например клавиатуру.

Блок 10 сравнени  предназначен дл  формировани  сигнала записи в буферньй регистр 5 при совпадении . признаковой части параметра или ко- манды, передаваемой из управл ющей цифровой системы, с кодом признака, установленным на блоке 9. Выход блока сравнени  соединен с управл ющим входом буферного регистра 5, а втора  группа входов блока 10 сравнени  соединена с группой выходов клавиатуры индикации. Блоки 10 и 14 сравнени  содержат группу элементов 28 равнозначности и элемент И 29, причем первые входы группы элементов равнозначности образуют первую группу входов блока сравнени 

вторые входы группы элементов 28 ранозначности образуют вторую группу входов блока сравнени , выходы группы элементов 28 равнозначности соединены с группой входов элемента И 29, выход которого  вл етс  выходом блока сравнени , а один иэ входов элемента И 29  вл етс  входо стробировани  блока сравнени .

Блок 11 индикации предназначен дл  нагл дного отображени  контролируемых параметров. Блок 11 индикации содержит индикаторы, например светодиоды, один вывод которых соединен с полюсом источника питани  устройства, а другой - с группой входов блока 11 индикации. Группа входов блока 11 индикации соединена с группой выходов буферного регистра 5.

Труппа счетчиков 15 сбоев предназначена дл  счета циклов выдачи команд из управл ющей цифровой системы . Счетные входы счетчиков 15 сбоев соединены с группой выходов дешифратора 4 команд.

Группа блоков 14 сравнени  предназначена дл  формировани  сигналов прохождени  команд при совпадении сигналов от счетчиков 15 сбоев и блока }3. Первые группы входов блоков 14 сравнени  соединены с выходами счетчиков 15 сбоев, а их выходы соединены с единичными входами группы триггеров 7.

Группа элементов 21 запрета предназначена дл  блокировки сигналов состо ни  объекта управлени  при наличии соответствующих сигналов от блока 20. Управл ющие входы элементов 21 запрета соединены с выходами блока 20. Выходы элементов 21 запрета соединены с группой входов регистра 3 команд.

Генератор 12 импульсов предназначен дл  формировани  импульсов базовой частоты. Выход генератора тактовых импульсов соединен с входом элемента НЕ 18 и с счетным входом счетчика 6 времени.

Дешифратор 17 кода времени предназначен дл  формировани  сигналов временных интервалов. Группа выходов дешифратора кода времени соединена с вторыми входами группы элементов И 8.

Инвертор 18 предназначен дл  формировани  сигнала стробировани  дешифратора 17 кода времени. Выход элемента НЕ 18 соединен с входом стробировани  дешифратора 17 кода времени.

Группа элементов НЕ 16 предназначена дл  формировани  сигналов стробировани  блоков 14 сравнени . Выходы инверторов 16 соединены с входами стробировани  блоков 14 сранени .

Элемент 19 задержки предназначен дл  задержки сигнала конца приема с управл ющего выхода блока 1 согласовани  и формировани  сигнала стробировани  дешифратора 4 команд и блока 10 сравнени . Вход элемента 19 задержки соединен с управл ющим выходом блока 1 согласовани , а выход соединен с входами стробирова- ни  дешифратора 4 команд и блока 10 сравнени .

Устройство работает следующим образом.

На вход блока 1 согласовани  через информационный вход устройства 22 поступают последовательные коды параметров и команд, передаваемые цифровой управл ющей системой в объект управлени . Входной преобразователь 26 преобразует электрические сигналы, поступающие из канала св зи, в сигналы логических О и 1, которые с выхода формировател  26 поступают на вход преобразовател  24 последовательного кода в п 1раллельный.

Хранение параллельного кода во врем  цикла преобразовани  последовательного кода в параллельный осуществл етс  информационным регистром 2. Запись кода в информационный регистр осуществл етс  по сигналу конца приема, поступающему с управл ющего выхода преобразовател  24 последовательного кода в параллельный . Дл  контрол  информации, выводимой из управл ющей цифровой системы , на блоке 9 устанавливаетс  код признаковой части контролируемого параметра или команды. При этом, Ъ из накова  часть кода, прин того из управл ющей системы, сравниваетс  блоком 10 сравнени  с кодом, установленным на блоке 9.

Сравнение каждого разр да кода признака осуществл етс  соответствующим элементом 28 равнозначности . При совпадении всех р др дов

4492S

кода признака и наличии на строби- рующем входе элемента И 29 сигнала стробировани  бл,:к 10 сравнени  формирует сигнал совпадени  кода признака, которьй поступает на вход буферного регистра 5. По этому сигналу прин тьй код фиксируетс  буферным регистром 5 и отображаетс  блоком 11 индикации.

Поскольку в системах реального времени вывода информации из управл ющей системы в объект управлени  обычно осуществл етс  циклически,

то последовательным перебором кодов признаков, например, адресов параметров на наборнике индикации можно проконтролировать ввод всех параметров. Дл  исключени  возможности ложного срабатывани  блока 10 сравнени  во врем  смены информации в информационном регистре 2, сигнал стробировани  блока 10 сравнени  задержан относительно сигнала

записи в информационньм регистр 2 3jjeMeHTOM 19 задержки.

Командна  информаци , по которой объект управлени  осуществл ет переход к различньпч этапам процесса управлени , расшифровываетс  дешифратором 4, стробирование выходов которого также осуществл етс  сигналом , задержанным относительно сигнала записи в информационньм регистр 2.

По команде начальной установки на выходе дешифратора 4 формируетс  сигнал начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика 6 времени. С этого момента счетчик 6 времени начинает отсчет времени управлени  путем счета импульсов, поступающих от генератора 12. Дешифратор 17 кода времени формирует сигналы прохождени  временных интервалов на своей группе выходов. На врем  срабатывани  счетчика 6 времени сигналы на выходе дешифратора 17 кода времени блокируютс  сигналом, поступающим на его стробируюшдй вход с выхода элемента НЕ 18. По сигналам с группы выходов дешифратора 4 команд происходит срабатывание соответствующих счетчиков 15 сбоев. При совпадении кода на выходе счетчика 15 сбоев с кодом, установленным на блоке 13, блоком 14 сравнени  формиру

7

етс  сигнал прохождени  команды от управл ющей цифровой системы.

При имитации исправной работы объекта управлени  и св зи, сигнал прохождени  команды от управл ющей системы формируетс  Е соответствии с установленным на блоке

13кодом, после первого же срабатывани  счетчика 15.

При имитации сбо  объекта управлени  или канала св зи, сигнал прохождени  команды формируетс  блоком

14сравнени  только после повторной выдачи команды и соответственно второго срабатывани  счетчика 15 сбоев.

Таким образом, устанавлива  различные коды на блоке 13 сбоев, можно имитировать одиночные, двойные и так далее сбои исполнени  команд объектом управлени  и контролировать реакцию цифровой управл ющей системы на эти типь; сбоев. Строби- рование блоков 14 сравнени  осуществл етс  сигналами с выходов элементов НЕ 16,

Сигналы прохождени  команд, формируемые группой 6JraKOB 14 сравнени , запоминаютс  группой -триггеров 7. При наличии сигнала прохождени  команды от управл ющей системы, на выходе соответствующего триггера 7 группы и сигнала окончани  интервала времени, соответствующего окончанию данного этапа процесса управлени  на выходе дешифратора 17 кода времени, элементом И 8 группы формируетс  сигнал состо ни  объекта Управлени .

С выхода элемента И 8 этот сигна поступает на информационный вход элемента 21 запрета. Дл  имитации неисправностей прохождение сигналов состо ни  через группу элементов 21 запрета .блокируетс  сигналами с наборника 20 неисправностей, поступающими на управл ющие входы группы элементов 21 запрета.

Запись кода состо ни  в регистр 3 команд осуществл етс  циклически по сигналам с первого выхода счетчика 6 вре- ени. С грулпы выходов регистра 3 команд -код состо ни  через группу входов блока 1 согласовани  поступает на группу входов преобразовател  25 параллельного кода в последовательньй, который производи преобразование кода. Запуск преоб1254492

разовател  25 производитс  циклически по сигналам с второго выхода счетчика 6 времени. С выхода преобразовател  25 код состо ни  через выход- с ной формирователь 27 и выход 23 устройства передаетс  в управл ющую цифровую систему.

10

15

20

5

0

5

0

5

Таким образом, предлагаемое устройство позвол ет контролировать управл ющие цифровые системы, обладает широкими функциональными возможност ми за счет того, что дл  своей работы не требует специальных нештатных команд от управл ющей системы, реализует режим контрол  и отладки управл ющей цифровой системы , работающей по штатным программам в реальном масштабе времени. Предлагаемое устройство позвол ет отображать информацию, передаваемую управл ющей цифровой системой в объект управлени , и проводить откладку системы при имитации сбоев и отказов объекта управлени . Кроме того, за счет упрощени  структуры устройства достигаетс  сокращение оборудовани .

Claims (1)

1. Формула изобретени 

   Устройство дл  отладки цифровых систем, содержащее блок согласовани , информационньм регистр, регистр команд , буферньш регистр, дешифратор команд, группу триггеров, группу элементов И, счетчик времени и элемент задержки, причем вход и выход блока согласовани   вл ютс  соответственно информационными входом и выходом устройства, группа информационных выходов блока согласовани  соединена с группой информационных входов информационного регистра, выход Конец приема блока согласовани  соединен с входом записи информационного регистра, группа информационных выходов регистра команд соединена с группой информационных входов блока согласовани , первьй выход дешифратора команд соединен с входами начальной установки триггеров группы, выход каждого триггера группы соединен с первым входом соответствующего элемента И группы, отличающеес  тем, что, с целью повышени  достоверности отладки, в устройство введены блок

   задани  сбоев, блок задани  неисправностей , блок задани  признака контролируемого параметра, блок индикации , группа счетчиков сбоев, группа блоков сравнени , группа эле- ментов НЕ, группа элементов запрета генератор тактовых импульсов, элемент НЕ, дешифратор кода времени и блок сравнени , причем группа информационных выходов информационно- го регистра соединена с группой информационных входов буферного регистра , группой входов дешифратора команд и первой группой входов блока сравнени , выход равенства которого соединен с входом записи буферного регистра,- группа выходов блока задани  признака контролируемого параметра соединена с второй группой входов блока сравнени , выход бу- ферного .регистра соединен с входом блока индикации, каждый выход группы выходов дешифратора команд соединен со счетным входом соответствующего счетчика сбо  группы и через соответствующий элемент НЕ группы - с входом разрешени  сравнени  соответствующего блока сравнени  группы информационньй выход каждого счетчика сбоев группы соединен с первым информационным входом соответствующего блока сравнени  группы, каждьй выход группы выходов блока задани  сбоев соединен с вторым входом соот 10

   твующего блока сравнени  группы , выход каждого блока сравнени  группы соединен с входом установки в 1 соответствующего триггера группы, выход генератора тактовых, импульсов соединен со счетным входом счетчика времени и через элемент НЕ - с входом стробировани  дешифратора кода времени, выход дешифра- ратора команд соединен с входом начальной установки счетчика времени , группа информационных выходов счетчика времени соединена с группо информационных входов дешифратора кода времени, каждый выход дешифратора кода времени соединен с вторыми входами элементов И группы, выход каждого элемента И группы соединен с пр мым входом соответствующего элемента запрета группы, первы и второй выходы кода времени счетчика времени соединены с входами записи соответственно регистра команд и блока согласовани , каждый выход блока задани  неисправностей соединен с инверсным входом каждого элемента группы, выходы которых соединены с соответствующими входами регистра команд, выход Конец приема блока согласовани  через элемент задержки соединен с входом разрешени  сравнени  блока сравнени  и входом стробировани  дешифратора команд .

   Фиг.2.

   Редактор И.Касарда

   Составитель И.Сигалов Техред И.Попович

   Заказ 4722/53

   Тираж 671 . Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Фиг. 3

   Корректор М.Самборска