SU1252784A1 - Сигнатурный анализатор (его варианты) - Google Patents
Сигнатурный анализатор (его варианты) Download PDFInfo
- Publication number
- SU1252784A1 SU1252784A1 SU843817085A SU3817085A SU1252784A1 SU 1252784 A1 SU1252784 A1 SU 1252784A1 SU 843817085 A SU843817085 A SU 843817085A SU 3817085 A SU3817085 A SU 3817085A SU 1252784 A1 SU1252784 A1 SU 1252784A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signature
- group
- analyzer
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол дискретных устройств, преимущественно в случа х, когда требуетс повышенна надежность контролирукщего оборудовани . Отличительной особенностью анализатора вл етс то, что он позвол ет обеспечить автоматический самоконтроль непосредственно в процессе работы, т.е. при сн тии сигнатур произвольных контролируемых последовательностей. Целью изобретени вл етс расггирение функциональных возможностей за счет обеспе- чен11 самоконтрол в процессе работы . Поставленна цель достнгаетс за счет введени счетчика, двух триггеров , трех элементов И, элемента НЕ, элемента коммутации н блока умножени . 3 с.п.ф-лы, 5 ип, 3 табл. г (/)
Description
to
f1252784
Изобретение относитс к вычислительной технике и может быть использовано дл контрол дискретных устройств, преимущественно в случа х , когда требуетс повышенна надеж- 5 ность контролирующего оборудовани .
Цель изобретени - расширение функциональных возможностей за счет обеспечени самоконтрол в процессе работы.
На фиг.1 приведена функциональна схема сигнатурного анализатора, первый вариант; на фиг.2 - то же, второй вариант; на фиг.З то же, третий вариант; на фиг.4 - функциональна схема формировател сигнатур; на фиг.5 - функциональна схема блока умножени .
Сигнатурный анализатор по первому варианту (фиг.1 содержит формирователь 1 сигнатур, регистр 2 индикации , блок 3 сравнени , блоки 4 и 5 индика1Д1и, распределитель 6 импульсов , счетчик 7, триггеры 8 и 9, элементы И 10-12, элемент НЕ 13, эле- 25 ны) в формирователь 1 сигнатур, ресброса , группу информационных выходов 62.
Блок 15 умножени содержит D-три геры 63.1-63.4, двухвходовые сумматоры 64.1 и 64 .2 по -(одулю два, информационный вход 65, синхровход 66, выход 67.
Блок 15 умножени реализует посл довательное потактовое умножение входной информационной последовател ности на посто нный полином, в каче ве которого выбираетс полином, инверсный по отношению к характерис тическому полиному сдвигового регис 5 ра формировател сигнатур. На фиг.З приведен пример функциональной схем блока умножени , реализующего фукк (X)
Х
20
цию умножени на полином
хЧ .
Сигнатурный анализатор работает следую1 1им образом.
В исходном состо нии цепи установки исходного состо ни ие показа
гистр 2 индикации и в блок 15 умнож ни записьгоаетс нулева информаци триггер 8 устанавливаетс в нулевое состо ние, состо ние триггера 9 без различно (при дальнейшем рассмотрен будем дл определенности полагать, что он первоначально устанавливаетс в единичное состо ние). Синхросигналы с входа 16 поступают посто нно на синхровходы счетчика 7, блока 15 умножени , формировател 1 сигнатур и распределител 6 импульсов . При этом работа счетчика 7 запрещена нулевым потенциалом с выхода элемента И 11, в блоке 15 умножени по синхроимпульсам осуществл етс потактовое умножение на посто нный полином нулевой инфор мации с выхода элемента И 10, т.е. его состо ние не измен етс , работа формировател 1 сигнатур запрещена нулевым потенциалом с выхода тригге ра 8, работа распределител 6 ИМПУЛЬСОВ 6 разрешена на три такта и он по первым трем импульсам поочередно выдает на трех своих выходах управл ющие сигналы, которые обеспе чивают последовательную реализацию следуюг1их функций:
мент 14 коммутации, блок 15 умножени , синхровход 16, управл гадий вход 17 задани окна измерени , информационный вход 18.
По второму варианту сигнатурный анализатор (Лиг.2 содержит формирователь 19 сигнатур, регистр 20 индикации, блок 21 сравнени , блоки 22 и 23 индикации, распределитель 24 импульсов, счетчик 25, триггеры 26 и 27, элементы И 28 - 30, элемент НЕ 31, элемент 32 коммутации, блок 33 посто нной пам ти, синхровход 34, управл ющий вход 35 задани окна измерени , информационный вход 36.
Сигнатурный анализатор по третьем варианту (Фиг.З) содержит формирователь 37 сигнатур, регистр 38 индикации , блок 39 сравнени , блоки 40 и 41 индикации, распределитель 42 импульсов, счетчик 43, триггеры 44 и 45, элементы И 46 и 47, элемент НЕ 48, элемент ИЛИ 49, элемент 50 коммутации, одновибратор 51, синхро- вход 52, управл ющий вход 53 задани окна измерени , информационный вход 54.
Формирователь сигнатур содержит регистр 55 сдвига, многовходовой сумматор 56 по модулю два, информационные входы 57 и 58, синхровход 59, управл нтдий вход 60, вход 61
ны) в формирователь 1 сигнатур, ресброса , группу информационных выходов 62.
Блок 15 умножени содержит D-триггеры 63.1-63.4, двухвходовые сумматоры 64.1 и 64 .2 по -(одулю два, информационный вход 65, синхровход 66, выход 67.
Блок 15 умножени реализует последовательное потактовое умножение входной информационной последовательности на посто нный полином, в качестве которого выбираетс полином, инверсный по отношению к характеристическому полиному сдвигового регист- ра формировател сигнатур. На фиг.З приведен пример функциональной схемы блока умножени , реализующего фукк (X)
Х
цию умножени на полином
хЧ .
Сигнатурный анализатор работает следую1 1им образом.
В исходном состо нии цепи установки исходного состо ни ие показаны ) в формирователь 1 сигнатур, ре
гистр 2 индикации и в блок 15 умножени записьгоаетс нулева информаци , триггер 8 устанавливаетс в нулевое состо ние, состо ние триггера 9 безразлично (при дальнейшем рассмотрении будем дл определенности полагать, что он первоначально устанавливаетс в единичное состо ние). Синхросигналы с входа 16 поступают посто нно на синхровходы счетчика 7, блока 15 умножени , формировател 1 сигнатур и распределител 6 импульсов . При этом работа счетчика 7 запрещена нулевым потенциалом с выхода элемента И 11, в блоке 15 умножени по синхроимпульсам осуществл етс потактовое умножение на посто нный полином нулевой информации с выхода элемента И 10, т.е. его состо ние не измен етс , работа формировател 1 сигнатур запрещена нулевым потенциалом с выхода триггера 8, работа распределител 6 ИМПУЛЬСОВ 6 разрешена на три такта и он по первым трем импульсам поочередно выдает на трех своих выходах управл ющие сигналы, которые обеспечивают последовательную реализацию следуюг1их функций:
сравнение в блоке 3 сравнени содержимого формировател 1 сигнатур и регистра 2 индикации;
запись в регистр 2 индикации содержимого формировател 1 сигнатур;
3
обнуление формировател 1 сигнатур .
Так как в исходном состо нии в. формирователь 1 сигнатур и в регистр 2 индикации записана нулева информаци , то функционирование распределител 6 импульсов не измен ет состо ни указанных блоков. На второй и первый информационные входы ормировател 1 сигнатур подаетс нулева информаци соответственно с выхода элемента И IО и с выхода элемента И 12, на второй вход которого подаетс нулевой потенциал с выхода Влока 15 умножени .
По переднему фронту управл ющего сигнала задани окна измерени , поступающего на вход 17, триггер 8 устанавливаетс в единичное состо ние , разреша работу формировател 1 сигнатур и запреща работу распределител 6 импульсов. Одновременно на информационный вход 18 анализато ра начинает поступать контролируема информаци . Она через элемент И 10 поступает на второй информационный вход формировател I сигнатур и по синхроимпульсам с входа 16 сворачиваетс по закону полинома, образующего регистр сдвига с обратными св з ми формировател I сигнатур. Одновременно контролируема информаци с выхода элемента И 10 поступает на информационный вход блока 15 умножени . Результата умножени входной информации на посто нный полином , инверсный по отношению к образующему регистру сдвига формировател 1 сигнатур, поступает на второй вход элемента И 12. Однако по переднему фронту сигнала с входа 17 триггер 9 установилс в нулевое состо ние и элемент И 12 закрыт нулевым потенциалом на первом входе. Таким образом, на первый информационный вход формировател 1 сигнатур поступает нулева информащч .
Ло заднему фронту управл ющего сигнала задани окна измерени (закрытие окна измерени ) на управл ющий вход формировател 1 сигнатур продолжает поступать разрешающий сигнал с выхода триггера 8. С выхода элемента И 10 при этом на второй информационный вход формировател I сигнатур поступает нулева информаци . Нулевой потенциал с входа 17, инвертиру сь элементом НЕ 13,
527844
открывает элемент И II и разрешает работу счетчика 7 с коэффициентом пересчета, где h - разр дность сдвигового регистра, на базе которо- 5 го реализован формирователь I сигнатур . По приходу и -го синхроимпульса после закрыти окна измерени сигналом с выхода переполнени счетчик 7 устанавливает триггер 8 в гулевое
10 состо ние. При этом запрещаетс работа формировател I сигнатур и разрешаетс работа распределител 6 импульсов, который осуществл ет поочередную выдачу трех управл ющих
15 сигналов в блок 3 сравнени , регистр 2 индикации и формирователь 1 сигнатур , в результате чего предыдущее / состо ние формировател сигнатур сравниваетс с текущим состо нием, в
20 случае их несовпадени с помощью
блока 5 индикации индицируетс ошибка , текущее состо ние формировател сигнатур переписываетс в регистр 2 индикаци и индицируетс блоком 4
25 индикахщи, а формирователь 1 сигнатур обнул етс .
Работа рассмотренной схемы основана на том, что контролируемые последовательности вл ютс , как прави
30 ло, циклически повтор ющимис , что и позвол ет не только формировать сигнатуры этих последовательностей, но и сравнивать между собой две следующие друг за другом сигнатуры, об- 5 наружива так называемую нестабильность сигнатур.
До описанного момента работа анализатора не отличаетс от работы известного устройства.
Перед приходом следующего переднего фронта сигнала с входа 17 сос- то ни элементов схемы следующие: триггер 8 находитс в нулевом состо нии , формирователь I сигнатур
5 обнулен, в регистре 2 индикации записано предьщущее состо ние формировател 1 сигнатур, счетчик 7 заперт , триггер 9 находитс в нулевом состо нии. По приходу переднего
0 фронта сигнала с входа 17 триггер 9 устанавливаетс в единичное состо ние , и устройство работает аналогично с той разницей, что в данном случае элемент И 12 открыт и инфор- 5 маци с его выхода поступает на первый информационный вход формировате-- л I сигнатур. При этом осуществл етс ее сложение по модулю два с
информацией, поступающей на второй информационный вход формировател 1 сигнатур.
После окончани окна измерени на фор фователь 1 сигнатур,как и в перрон случае, дополнительно пройдут +1 синхроимпульсов. При этом по второму информационному входу поступает нулева информаци , а по первому - п последних бит произведени входной информации на посто нный полином. После окончани свертки данной суммарной информаг ии получивша с сигнатура сравниваетс с предыдущей, и в случае их несовпадени на блоке 5 индикации индицируетс ошибка. Далее работа анализатора повтор етс .
При исправной схеме анализатора полученные сигнатуры будут совпадать , и, в то же врем , значительный класс неисправностей анализатора будет приводить к несовпадению сиг- г.атур. Дл оператора данное несовпадение индицируетс блоком 5 индикации как нестебильность сигнатуры. Контролируема последовательность может иметь временную нестабильность что также будет приводить к индикации нестабильности сигнатуры. Дл того, чтобы отличить эти два случа , анализатор содержит элемент 14 коммутап и, при переключении кото рого элемент И 12 закрываетс и схема самоконтрол отключаетс . Если при этом продолжает индицироватьс нестабильность, то она обусловлена нестабильностью контролируемой последовательности, в противном же случае в анализаторе присутствует неисправность.
Принцип работы предлагаемого сигнатурно1 о анализатора основан на том, что регистр сдвига с обратными св з м через сумматор по модулю два вл ющийс основой формировател сигнатур, вл етс линейной системой и дл него справедлив принцип суперпозиции , т . е .
S(AetB)S(7)@S(B),
где S(A),R(B) и S () - сигнатуры пос;и длм.те.;1ыюстей А ,
R Vh, ГА d) Ё-)
m
(а,(} Ь„ ) . (а,С.) h, ) . . . (а„® Ь) ; & - знак сло :ени по модулю два. В данном случае в качестве последовательности используетс последовательность
А . . .Х(,,00. . .0
где XX,
.X - входна контролируема последовательность длиной Р ;
и- разр дность сдвигового регистра .
Как известно, регистр сдвига с обратными св з ми через сумматор по модулю два производит операцию вычислени остатка от делени многочлена входной последовательности на многочлен , инверсный по гтиогаению к образующему регистр сдвига.
Так,если сдвиговый регистр образован многочленом
Ф.Гх) х% а,.,,
а.
20
«к O.lj , К О, п-1
и инверсный многочлен имеет вид
9„М ,ф,то
А.(х) ) V. (X) -ь S,(x).
25 В данном случае в качестве последовательности В выбираетс последовательность
В А У(Х), где А ХрХ,...х.
Тогда имеем
S() S(A®A Vn(x)) S(A)0S(A - W (x)) S(A).
35
50
55
так как многочлен последовательности В / А /(,) делитс на у,(х) без остатка и, следовательно, сигнатура этой последовательности равна нулю. 4Q Если в сигнатурном анализаторе по витс неисправность, така , как например , обрыв, константные Ноль пи Единица в формирователе сигнатур и т.д., то это приведет к тому, 45 соотношени нарушатс и следующие одна за другой сигнатуры не будут совпадать.
В табл.1 приведен пример формировани сигнатур входной последова- тельности Л 10011101110001110000 формирователем сиг-натур, реализованном на полиноме (х)х + х + 1.
Первый столбец табл. показывает процесс формировани сигнатуры исходной последовательности. Сигнатура равна 010). Но втором столбце показано Аормиропание сигнатуры произведени А у х)
где V(x) X f ф- x(,+ + I)
x - x I.
A (|i(x)
1 1011010111 1 lOOOini .
Сигнатура этой последовательности равна 0000.
В третьем столбце вычислена сигнатура суммарной последовательности А®А V(x). А®А (-(х)
« 0100011100111111 И 11. Ее сигнатура равна 0101, т.е. совпадает с сигнатурой последовательности А.
Пусть по вилась кака -либо конкретна неисправность сигнатурного анализатора, например обрыв обратной св зи со старшего разр да сдвигового регистра. Четвертый столбец таблицы показывает формирон ание сигнатуры последовательности А, а п тый - последовательности A®S ((x Их сигнатуры равны соответственно 0000 и 0101, т.е. не совпадают, что и указывает на наличие неисправности в схеме.
Блок 33 посто нной пам ти по второму варианту представл ет собой посто нное запоминающее устройство с организацией (п+1) х 1 бит. Информаци , записанна в нем, последовательно снимаетс с его выхода при подаче на адресные входы с выхода счетчика 25 последовательности чисел от О до (n+l) и представл ет собой (n+l)-разр дный вектор, сигнатура которого равна нулю.
Работа анализатора аналогична описанной дл анализатора по первому варианту.
Самопроверка в данном случае основываетс на следующих соотношени х .
Если А ХрХ(...XgOO...0, а
В Ь„Ь. ...Ь„,,
и S/B/ О, то можно записать S(A®R)
S(XoX,..., ...b, )«
- SCA)® S(B) S(A). Устройство работает следующим образом.
В первом окне измерени работа устройства аналогична описанному выше. Отличием вл етс то, что дл
8
формировател сигнатур окно измерени удлин етс не на п тактов, а на (п-t-l) такт. В следующем измерени на первый 1шформационный вход формировател сигнатур из блока посто нной пам ти подаетс до закрыти окна нулева информаци , а после закрыти - в течение (п+1) такта счета счетчика 25 посто нна
кодова последовательна комбинаци имеюща нулевую сигнатуру. Эта комбинаци зависит лишь от вида характеристического полинома сдвигового регистра формировател сигнатур и вл етс посто нной дл данного сигнатурного анализатора.
В случае наличи какой-либо неисправности последовательные сигнатуры , как и в первом варианте, различаютс между собой.
В табл.2 приведены примеры формировани сигнатур дл той же входной последовательности и той же неисправности , что и в табл.1. В
табл.2 столбец 1 показьтает сигнатуру 1010 входной последовательности. Столбец 2 - сигнатура посто нной кодовой последовательности 11001, котора дл полинома (х) х + I
равна 0000. Столбец 3 - сигнатура суммарной последовательности 1010, равна сигнатуре исходной последовательности . Столбцы 4 и 5 - сигнатуры исходной и суммарной последовательностей соответственно при обрьше обратной св зи со старшего разр да сдвигового регистра. Они равны 0000 и 1011, т.е. не равны между собой, что указывает на нал11чие неисправности в схеме сигнатурного анализатора .
Сигнатурный анализатор по третьему варианту работает следующим образом .
По переднему фронту сигнала с входа 53 задани окна измерени триггер 44 устанавливаетс в единичное состо ние, разреща работу формировател 37 сигнатур. Задним фрон -
том сигнала с входа 53 устанавлива етс в единичное состо ние триггер 45, положительный перепад напр жени на выходе которого вызывает срабатывание одновибратора 51. Импульс с выхода одновибратора 51, пройд через элемент liTO 49, устанавливает триггер 44 в нулевое состо ние , прекраща тем самым форми
рование сигнатуры. Таким образом, длительность управл ющего сигнала, поступающего на управл гаций вход фо мировател 37 сигнатур дл первого окна измерени , совпадает с длительностью сигнала с входа 53 задани окна измерени .
По следующему переднему фронту сигнала с входа 53 схема работает аналопгчно, при приходе заднего фронта данного сигнала триггер 45 устанавливаетс в нулевое состо ние выработки сигнала одновибратором 51 не происходит и триггер 4Д продожает оставатьс в единичном состо - НИИ. При этом элемент И 46 заперт нулевым потенциалом с входа 53 и на информа1шонный вход формировател 37 сигнатур поступает нулева информаци . На обоих входах элемента И 47 по вл ютс единичные потенциалы и сигнал с его выхода разрешает работу счетчика 43. Счетчик подсчитывает синхроимпульсы, поступающие по входу 52, и при поступлении (2-) импульсов выдает сигнал переполнени , который через элемент ИЛИ 49 опрокидывает триггер 44, устанавлива его в нулевое состо ние и прекраща тем самым формирование сигнатуры.
Таким образом, дл самопроверки в данном варианте используетс то, что сдвиговый регистр формировател сигнатур при подаче на его вход во втором окне измерени последовательности кулей работает в режиме генератора псевдослучайной последовательности , при этом он циклически перебирает все возможные состо ни и при подаче подр д (2 -1) нулей вовращаетс в исходное состо ние.
Р д неисправное гей сигнатурного анализатора нарушает это свойство и последовательные во времени сигнатуры в этом случае не совпадают между собой, что видно из табл.3, в которой дл той же исходной контролируемой последовательности, что и в табл.1 и 2, даны:
первый столбец - сигнатура входной последовательности 1110;
второй столбец - сигнатура входной последовательности, к которой д ба лено 15 нулей - 1110, равна сигнатуре исходной последовательности ;
15 20 25 зо
5278410
третий и столбцы - то ж(, что riepHbiii и пторой, но при наличии той же неисправности - обрыва обратной св зи со старшего разр да. 5 Сигнатуры равны соо1;ветственно 0101 и 0000, т.е. не равны между собой, что указывает на наличие неисправности .
Claims (3)
1.Сигнатурный анализатор, содержащш { формирователь сигнатур, регистр индикаг ии, блок сравнени , первый и второй блоки индикации и распределитель импульсов, первый, второй и третий выходы которого соединены соответственно с управл ющим входом блока сравнени , с входом разрешени записи регистра индикации и входом сброса формировател . сигнатур, группа информационных выходов которого соединена с группой информационных входов регистра индикации и с первой группой информационных входов блока сравнени , втора группа информационных входов которого соединена с группой выходов регистра индикации и с группой информационных входов первого блока индикации, причем выход блока сравнени соединен с входом второго блока индикации, а синхровход формировател сигнатур соединен с аинхро- входом распределител импульсов и вл етс синхровходом сигнатурного анализатора, отличающийс тем, что, с целью расщирени функциональных возможностей за счет обес печени самоконтрол в процессе работы, в него введены счетчик с коэфсЬициентом пересчета и , где h - разр дность формировател сигнатур , два триггера, три элемента И, элемент НЕ, элемент коммутации и блок умножени , причем управл ющий вход задани окна измерени анализатора соединен с единичным входом первого триггера, со счетным входом второго триггера, первым входом первого элемента И и с входом элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого триггера с управл ицим входом формировател сигнатур и с разрешающим входом распределител импульсов , выход второго элемента И соединен с разрещаюгцим входом счетчика.
выход переполнени которого соединен с нулевым входом первого триггера , выход второго триггера соединен с первым входом третьего элемента И второй вход которого соединен с вы- ходом блока умножени , третий вход третьего элемента И соединен с подвижным контактом элемента коммугацн размыкающий и замыкающий контакты которого соединены соответственно с шинами единичного и нулевого потенциалов сигнатурного анализатора, выход третьего элемента И соединен с первым инЛормационным входом формировател сигнатур, второй информа- ционный вход которого соединен с выходом первого элемента И и с информационным вхрдом блока умножени , второй вход первого элемента И вл етс информационным входом сиг- натурного анализатора, счетный вход счетчика и синхровход блока умножени объединены и вл ютс синхро- входами сигнатурного анализатора.
2. Сигнатурный анализатор, содержащий формирователь сигнатур, регистр индикации, блок сравнени , первый и второй блоки индикации и распределитель импульсов, первый, второй и третий виходы которого соединены соответственно с управл ющим входом блока сравнени , с управл ющим входом регистра индикации и входом сброса формировател сигнатур , группы выходов которого соеди- нены с группой информационных входов регистра индикации и с первой гругтпой информационных входов блока сравнени , втора группа информационных входов которого соединена с группой выходов регистра индикаци и с группой информационных входов первого блока индикации, причем выход блока сравнени соединен с входом второго блока индикации, а синхровход формировател сигнатур соединен с синхровходом распределител импульсов и вл етс синхровходом сигнатурного анализатора, отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени самоконтрол в процессе работы, в него введены счетчик с коэффициентом пересчета (п+1), где П - раз- р дность формировател сигнатур, два триггера, три элемента И, элемент НЕ, элемент коммутации и блок
5
5 10 15 20
5 0 5 0 5
0
первым вховторой
выходом
посто нной пам ти, пр1тчем упрап-т ю- щий вход задани окна измерени анализатора соединен с единичным входом первого триггера, счетным входом второго триггера, первым входом первого элемента И, с входом элемента Т,, выход которого соединен с первым входом второго элемента И, второй вход которого соеди нен с выходом первого триггера, с управл ющим входом формировател сигнатур и с разрешающим входом распределител импульсов, выход второго элемента И соединен с разрешающим входом счетчика, выход переполнени которого соединен с нулевьм входом первого триггера, группа информационных выходов счетчика соединена с группой адресных входов блока посто нной пам ти, выход второго триггера соединен с дом третьего элемента И, вход которого соединен с блока посто нной пам ти, третий вход третьего элемента И соединен с подвижным контактом элемента коммутации, размыкающий и замыкающий контакты которого соединень соответственно с шинами единичного и нулевого потенциалов , выход третьего элемента И соединен с первьгм информационным входом формировател сигнатур, вто- рои информационньо вход которого соединен с выходом первого элемента И, второй вход первого элемента И вл етс информацион1тым входом сигнатурного анализатора, счетный вход счетчика соединен с синхровходом сигнатурного анализатора.
3. Сигнатурный анализатор, содержащий формирователь сигнатур регистр индикации, блок сравнени , первый и второй блоки индикации и распределитель импульсов, первый, второй и третий выходы которого соединены соответственно с управл ющим входом блока сравнени , с управл ющим входом регистра индикации и входом сброса формировател сигнатур, группа информагшонных выходов которого соединена с группой информационных входов регистра индикации и с первой группой информационньгх входов блока сравнени , втора группа информационных входов которого соединена с группой выходов регистра индикации и с группой информационных входов первого блока индикации, выход блока
13125278А,4
сравнени соединен с входом второгоэлемента И, второй вход которого
блока индикации, синхровход формиро-,соединен с выходом первого триггера,
вател сигнатур соединен с синхро-с управл ющим входом формировател
входом распределител импульсов исигнатур и с разрешающим входом рас вл етс синхровходом сигнатурного $пределител импульсов, выход второго
анализатора, отличающий-элемента И соединен с разрешающим
с тем, что, с целью расширени входом счетчика, выход переполнени
функциональных возможностей за счеткоторого соединен с первым входом
обеспечени самоконтрол в процессеэлемента ИЛИ, выход второго триггера
ра.Зоты, в него введены счетчик с Очерез последовательно соединенные
коэффициентом пересчета (), гдеразмыкающий и подвижный контакты
h - разр дность формировател сигна-элемента коммутации и одновибратор
тур, два триггера, два элемента И,соединен с вторым входом элемента
элемент НЕ, элемент ИЛИ, элемент ком-ИЛИ, выход которого соединен с нумутации и одновибратор, причем управ-15левым входом первого триггера, втол ющий вход задани окна измерени РОЙ вход первого элемента И вЛ етанализатора соединен с единичнымс информационным входом сигнатурновходом первого триггера, со счетнымго анализатора, выход первого
входом второго триггера, с первымэлемента И соединен с информа входом первого элемента И, с замыкаю-20ционным входом формировател сигщим контактом элемента коммутациинатур, синхровход счетчика соеи с входом элемента НЕ, выход кото-динен с синхровходом анализато рого соединен с первым входом второгора.
.Таблица 1
17125278 18
Таблиц З
т:::::1 :1::::: п::т::::::1:т ::;:
1000 1100011000 11000
1100 0110001100 01100
1110 0111001110 01110
0111 inilllOlll lOIII
0011 1001111011 IIOII
0001 1000110101 10101
1000 0100000010 00010
01001010011001 11001
1010IIOIOlOlOO 10100
0101I 0101- 11010 11010 1010 0101001101 01101 1101 OIIOI01110 OIIIO 0110 0011001111 01111
10111101110111 10111 1101 1110111011 I I 0 1 1 IIIO 1111010101 lOlOl
0111100010
0011100001
0 I 0 I 100000
0010100000
0101000000
0110100000
0011000000
000110000
0100100000
.0010000000
0001000000
9иг5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817085A SU1252784A1 (ru) | 1984-11-27 | 1984-11-27 | Сигнатурный анализатор (его варианты) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817085A SU1252784A1 (ru) | 1984-11-27 | 1984-11-27 | Сигнатурный анализатор (его варианты) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1252784A1 true SU1252784A1 (ru) | 1986-08-23 |
Family
ID=21148467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843817085A SU1252784A1 (ru) | 1984-11-27 | 1984-11-27 | Сигнатурный анализатор (его варианты) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1252784A1 (ru) |
-
1984
- 1984-11-27 SU SU843817085A patent/SU1252784A1/ru active
Non-Patent Citations (1)
Title |
---|
Электроника, Мир, 1977, 5, с.23-33. 6АЮ.733.0.05ТО, с.37. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414678A (en) | Electronic up-down conting system with directional discriminator | |
SU1252784A1 (ru) | Сигнатурный анализатор (его варианты) | |
CS226167B2 (en) | Apparatus for phase-synchronizing transmission stations in digitally controlled telecommunication networks | |
SU809134A1 (ru) | Распределитель импульсов | |
SU921132A1 (ru) | Трехканальное резервированное импульсное устройство | |
RU1817136C (ru) | Устройство дл контрол регистров сдвига | |
SU402154A1 (ru) | Ан ссср | |
SU1633365A1 (ru) | Устройство дл измерени частоты | |
SU903867A1 (ru) | Устройство дл делени | |
RU2105357C1 (ru) | Сдвигающий регистр | |
SU451083A1 (ru) | Устройство дл контрол функциональных элементов дискретных систем | |
SU1016786A1 (ru) | Устройство дл контрол логических блоков | |
US2905383A (en) | Register zero test | |
SU935951A1 (ru) | Генератор псевдослучайных чисел | |
SU363201A1 (ru) | Библиотека | |
SU1748155A1 (ru) | Устройство дл реконфигурации резервируемых блоков | |
SU1001483A1 (ru) | Реверсивный счетчик импульсов | |
SU693372A1 (ru) | Устройство дл делени | |
SU797078A1 (ru) | Устройство дл счета импульсов | |
SU1597881A1 (ru) | Устройство дл контрол дискретных сигналов | |
SU437226A1 (ru) | Счетчик импульсов | |
SU1488805A1 (ru) | Сумматор двоичного кода по модулю два с контролем ;/57) | |
SU1547057A2 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1252782A1 (ru) | Устройство дл контрол и коммутации резервных блоков | |
SU540269A1 (ru) | Цифровой интегратор с контролем |