SU1001483A1 - Реверсивный счетчик импульсов - Google Patents

Реверсивный счетчик импульсов Download PDF

Info

Publication number
SU1001483A1
SU1001483A1 SU813290933A SU3290933A SU1001483A1 SU 1001483 A1 SU1001483 A1 SU 1001483A1 SU 813290933 A SU813290933 A SU 813290933A SU 3290933 A SU3290933 A SU 3290933A SU 1001483 A1 SU1001483 A1 SU 1001483A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inputs
counter
Prior art date
Application number
SU813290933A
Other languages
English (en)
Inventor
Владимир Владимирович Майков
Original Assignee
Предприятие П/Я В-2190
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2190 filed Critical Предприятие П/Я В-2190
Priority to SU813290933A priority Critical patent/SU1001483A1/ru
Application granted granted Critical
Publication of SU1001483A1 publication Critical patent/SU1001483A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

(З) РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВ
Изобретение относитс  к импульсной технике и может быть использовано в вычислительных и измерительных устройствах. Известен реверсивный счетчик импульсов , содержащий реверсивные сче ные разр ды, устройство индикации, триггер знака и схему выделени  нулевого состо ни  1. Однако это устройство обладает .недостаточной надежностью. Известен также реверсивный счетчик импульсов, содержащий последовательно , соединенные счетные разр ды , выходы которых соединены с соответствующими входами устройства индикации и схемы выделени  нулевого состо ни  всех разр дов, триггер зн ка, управл ющий вход которого соединен с выходом устройства выделени  нулевого состо ни  всех разр дов , а выходы подключены к управл ю |и(им входам коммутатора входов Г2. Недостатком известного устройст ва также  вл етс  невысока  надежность . Цель изобретени  - повышение надежности счетчика импульсов. Поставленна  цель достигаетс  тем что в реверсивном счетчике импульсов, содержащем последовательно соединенные счетные разр ды, выходы которых соединены с соответствующими входами устройства индикации и схемы выделени  нулевого состо ни  всех разр дов , триггер знака, управл ющий вход которого соединен с выходом устройства выделени  нулевого состо ни  всех разр дов, а выходы подключены к управл ющим входам коммутатора входов ,информационные входы триггера знака подключены к пр мым выходам формирователей сигналов, входы которых  вл ютс  входами устройства, а инверсные выходы соединены с соответствующими информационными входами
310
коммутатора входов и входами элемента задержки, выход которого подключен к первому входу триггера разрешени  счета, второй вход которого соединен с инверсным выходом схемы выделени  нулевого состо ни  всех разр дов, а выход - с управл ющими входами ключей, выходы которых подключены соответственно к входам сложени  и вычитани  первого разр да счетчика, а информационные входы соединены с выходами коммутатора входов , причем вход обнулени  триггера разрешени  счета и счетных разр дов соединены между собой и подключены к третьему входу устройства.
На чертеже представлена блок-схема реверсивного счетчика.
Реверсивный счетчик импульсов содержит формирователи 1 и 2 импульсов , пр мые выходы которых подключены к информационным входам триггера 3 знака, а инверсные выходы - к соответствующим информационным входам коммутатора 4 и входам элемента 5 задержки , выходом подключенного к первому входу триггера 6 разрешени  сче та.Входы триггера 3 знака соединены с управл ющими входами коммутатора i. Второй вход триггера 6 разрешени  счета соединен с инверсным выходом схемы 7 выделени  нулевого состо ни  всех разр дов, пр мой выkoд которой соединен с управл ющим входом триггера 3 знака. Выходы коммутатора соединены с соответствующими входами ключей 8, управл ющие входы которых подключены к выходу триггера 6 разрешени . Выходы ключей 8 соединены с соответствующими входами .первого разр да счетчика 9. Все разр ды счетчика 9 соединены с входами схемы 7 выделени  нулевого состо ни  и с устройством 10 индикации .
Устройство работает следующим образом .
Изменение состо ни  триггера 3 знака возможно при одновременном по влении высоких потенциалов на входе управлени  и на одном из информационных входов.
Величина задержки импульса в элементе 5 задержки должна превышать врем  переходных процессов в триггере знака и коммутаторе входов, но не должна превышать минимального времени между двум  соседними входными
пульсами, поступающими по обоим входам . В начальный момент после включени  реверсивный счетчик импульсов может иметь произвольные состо ни .
5 Предположим, что счетчик имеет состо ни , показанные на чертеже.
Выход + триггера 3 знака равен
логическому О, выход
логической 1. Выход элемента 5 задержки установки триггера разрешени  6 в единичное состо ние равен логической 1, сигнал Разрешение с выхода триггера б также равен логической 1. Выход схемы 7 выделени  нулевого состо ни  счетчика равен логическому О соответственно, инверсный выход схемы 7 (С- вход триггера 6 разрешени )равен логической 1.
В начале работы передним фронтом сигнала Сброс происходит установка триггера 6 разрешени  в нулевое сост ние и сброс в О всех разр дов счетчика 9. Состо ние триггера 3 знака при этом не мен етс , так как он
реагирует только на входные сигналы.
Реверсивный счетчик работает от инверсных входных импульсов. Первый входной импульс, поступивший, например , по входу +1 отрицательным перепадом , т.е. передним фронтом импульса , запускает формирователь 1, который калибрует длительность выходного импульса, не завис щую отчдлительности входного. Импульс с пр мого
выхода формировател  1 поступает на вход + триггера 3 знака и передним фронтом устанавливает его в соответствующее состо ние,, при котором на выходе + триггера по вл етс 
логическа  1, а на выходе - логический О. Импульс с инверсного выхода поступает одновременно на коммутатор k и элемент 5 задержки. При этом на выходе коммутатора по вл етс  ложный импульс, длительность которого равна времени переключени  триггера знака и коммутатора. Но так как сигнал Разрешение, задержанный элементом 5 задержки, равен еще О, то ни на входе +Т, ни входе -Т счетчика импульс не по вл етс .

Claims (2)

  1. Входной импульс на входе счетчика по вл етс  после срабатывани  триггера 6 по сигналу с выхода элемента 5 задержки. При этом на выходе триггера 6 разрешени  по вл етс  логическа  1 и ключи 8 открываютс . 5 пропуска  импульс (и все последующие ) с выхода +1 коммутатора k. Положительный перепад, т.е. задний фронт импульса по входу +Т, записыв ет в счетчик 9 единицу. При последующем подсчете импульсов по входу +1 состо ни  триггера 3 знака и три гера 6 разрешени  не мен ютс . Текущее состо ние счетчика определ ет с  разностью числа импульсов, посту пающих на вход +Т и вход -Т. Если число импульсов, поступающих на вход -Т, оказываетс  равным числу импульсов, поступающих на вхо +Т, то задним фронтом импульса по входу -Т счетчик 9 устанавливаетс  в нуль. Отрицательный перепад импул са со схемы 7 выделени  нулевого состо ни  счетчика по С-входу триггера 6 разрешени  устанавливает последний в состо ние логического О, закрыва  ключи 8. Следующий им пульс, поступающий по входу -1 устанавливает триггер 3 знака в соответствующее состо ние, при котором на выходе + по вл етс  логический О, .а на выходе - -логическа  1 Коммутатор k также принимает соответствующее состо ние, и согласно описанному вышг, на его выходе по в л етс  ложный импульс, который, однако , на выход ключей не проходит, так как сигнал Разрешение еще равен О, Через врем  задержки эле мента 5 ключи 8 открываютс  и импульс по вл етс  на входе +Т счетчи ка, но знак при этом будет минус. Аналогично происходит подсчет импульсов в любую сторону от нулево го состо ни  сметчика 9Таким образом, повышение надежности pa6otbi реверсивного счетчика достигаетс  исключением ложных импульсов , по вл ющихс  вследствие переходных процессов при переключении режимов работы устройства. 83 Формула изобретени  Реверсивный счетчик импульсов, содержащий последовательно соединен- , ные счетные разр ды, выходы которых соединены с соответствующими входами устройства индикации и схемы выделени  нулевого состо ни  всех разр дов, триггер знака, управл ю- щий вход которого соединен с выходом устройства выделени  нулевого состо ни  всех разр дов, а выходы подключены к управл ющим входам коммутатора входов, отличающийс  тем, что, с целью повышени  надежности , информационные входы триггера знака подключены к пр мым выходам формирователей сигналов, входы которых  вл ютс  входами устройства, а инверсные выходы соединены с соответствующими информационными входами коммутатора входов, и входгми элемента задержки, выход которого подключен к первому входу триггера разрешени  счета, второй вход которого соединен с инверсным выходом схемы выделени  нулевого состо ни  всех разр дов, а выход - с управл ющими входами ключей; выходы которых подключены соответственно к входам сложени  и вычитани  первого разр да счетчика, а информационные входы соединены с выходами коммутатора входов , причем вход обнулени  триггера разрешени  счета и счетных разр дов соединены между собой и подключены к третьему входу устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторскоесвидетельство СССР № , кл. Н03 К 23/00, 1970.
  2. 2.Авторскоесвидетельство СССР N- , кл. Н03 К 23/00, 1975 ( прсттотип) .
SU813290933A 1981-05-18 1981-05-18 Реверсивный счетчик импульсов SU1001483A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813290933A SU1001483A1 (ru) 1981-05-18 1981-05-18 Реверсивный счетчик импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813290933A SU1001483A1 (ru) 1981-05-18 1981-05-18 Реверсивный счетчик импульсов

Publications (1)

Publication Number Publication Date
SU1001483A1 true SU1001483A1 (ru) 1983-02-28

Family

ID=20959103

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813290933A SU1001483A1 (ru) 1981-05-18 1981-05-18 Реверсивный счетчик импульсов

Country Status (1)

Country Link
SU (1) SU1001483A1 (ru)

Similar Documents

Publication Publication Date Title
SU1001483A1 (ru) Реверсивный счетчик импульсов
US3145292A (en) Forward-backward counter
SU1112570A1 (ru) Реверсивное счетное устройство
SU839064A1 (ru) Устройство вычислени разностииМпульСНыХ пОСлЕдОВАТЕльНОСТЕй
SU767753A1 (ru) Устройство дл сравнени чисел
SU717756A1 (ru) Устройство дл определени экстремального числа
SU507944A1 (ru) Реверсивный счетчик импульсов
SU382023A1 (ru) Устройство для измерения искажений импульсов
SU769549A1 (ru) Устройство дл определени дифференциального закона распределени веро тностей экстремальных значений
SU1251185A1 (ru) Аналоговое запоминающее устройство
SU856016A1 (ru) Реверсивный счетчик импульсов
SU1180896A1 (ru) Сигнатурный анализатор
SU1152037A1 (ru) Реверсивный регистр сдвига
SU708253A1 (ru) Устройство дл измерени временных интервалов
SU463235A1 (ru) Реверсивный счетчик импульсов
SU855531A1 (ru) Цифровой фазовращатель
SU945999A1 (ru) Реверсивный счетчик импульсов
SU985827A1 (ru) Буферное запоминающее устройство
SU1734208A1 (ru) Многовходовый счетчик
SU760453A1 (ru) Устройство для выделения сигналов реверса 1
SU1119023A1 (ru) Устройство дл моделировани веро тностного графа
SU974595A1 (ru) Реверсивное счетное устройство
SU966913A1 (ru) Устройство контрол
SU738135A1 (ru) Цифровой импульсный фазовый дискриминатор
SU752811A1 (ru) Устройство проверки счетчиков