SU1249550A1

SU1249550A1 - Аналого-цифровое вычислительное устройство

Info

Publication number: SU1249550A1
Application number: SU853856813A
Authority: SU
Inventors: Николай Родионович Андронатий; Михаил Петрович Бурдиян
Original assignee: Предприятие П/Я В-2667
Priority date: 1985-01-09
Filing date: 1985-01-09
Publication date: 1986-08-07

Abstract

Изобретение относитс к аналого-цифровой вычислительной технике, но может быть применено также в измерительных системах. Цель изобретени - расширение функциональных .возможностей устройства за счет выполнени операции делени алгебраической суммы сигналов на сумму сигналов . Устройство содержит две группы ключей, регистр, две группы мас; штабных резисторов, дифференциальный усилитель, интегратор, элемент сравнени , триггер, элемент И, счетчик импульсов, вход запуска, первые и вторые группы аналоговых информационных входов, цифровой информацион- ньй вход, шину тактовых импульсов. При запуске триггер устанавливаетс в 1, и на счетный вход счетчика импульсов через элемент И поступают импульсы тактовой частоты. Одновременно начинаетс интегрирование напр жени с первой группы ключей. В момент равенства напр жений с выхода интегратора и дифференциального усилител сигнал с выхода элемента сравнени сбрасьшает триггер в . Код на выходе счетчика при этом пропорционален относительной разности напр жений. Введение в устройство ключей, регистра, масштабных резисторов , дифференциального усилител и интегратора, а также новые св зи ме оду элементами устройства обеспечило достижение поставленной це- ,ли. 1 ил. (С (Л

Description

1 1

Изобретение относитс к области аналого-цифровой вычислительной техники и может быть применено в измерительных системах.

Целью изобретени вл етс расширение .функциональных возможностей устройства за счет выполнени операции делени алгебраической суммы сигналов на сумму сигналов.

На чертеже приведена структурна схема аналого-цифрового вычислительного устройства.

Устройство содержит две группы ключей 1 и 2, регистр 3, две группы масштабных резисторов 4, дифференциальный усилитель .5, интегратор 6, элемент 7 сравнени , триггер 8,элемент И 9, счетчик 10 импульсов, вход

11запуска, первые и вторые группы аналоговых информационных входов

12и 13, цифровой информационный вход 14, шину 15 тактовых нмпульсбв.

Устройство работает следующим образом.

В исходном состо нии триггер 8 находитс в состо нии логического О, поэтому интегратор 6 сброшен и сигналы тактовой частоты с шины 15 на счетный вход счетчика 10 не поступают. При подаче на вход 11 запуска импульса триггер 8 устанавливаетс в 1, на счетный вход счетчика 10 через элемент И 9 поступают импульсы тактовой частоты. Одновременно начинаетс интегрирование напр жени 11. интегратором -6. Напр жение U, равно

д, UM и,, и.п где - напр жени на первой группе) аналоговых входов 12 устройства .

При этом напр жени или их комбинаци , которые подаютс на вход интегратора 6, определ ютс кодом с соответствующих выходов регистра 3, которые управл ют ключами 1.

Напр жение на выходе интегратора 6 измен етс по закону U(t) Uj t/t, где - посто нна времени . В момент времени t напр жение U(t) станет равнь м напр жению и и сигналом с выхода элемента 7

2.

сравнени триггер 8 устанавливаетс в О.

2495502

Выбор напр жений дл суммировани определ етс кодом с регистра 3, подаваемьм на управл ющие входы ключей 2. Записанньш в счетчик 6 код 5 равен

.V, .. . . f /ЦЩ -Ugd . Л.

И - Г- г V у ; г t,

где f - тактова частота, т.е. он 10 пропорционален относительной разности напр жений U,., и U,,- .

-.А.

Предлагаемое устройство в зависимости от кода с регистра 3 позвол ет производить операции над раз- 15 личными переменными или над их суммами .- Так, например, можно получить ко д в счетчике 6, пропорциональный

20

25

30

и, -и , -(Ua, +и)

и.

и

.и.,

1 и множество

( ) - (Ug +Uga)

U. и,г других комбинаций.

Claims

Формула изобретени

Аналого-цифровое вычислительное устройство, содержащее последовательно включенные элемент сравнени ,триггер , элемент И и счетчик импульсов, вьгход которого вл етс цифровым информационным выходом устройства, вход сброса счетчика объединен с другим установочным входом триггера

35 и вл етс входом запуска устройства , отличающеес тем, что, с целью расширени функциональных возможностей за счет выполнени операции делени алгебраической

40 суммы сигналов на сумму сигналов, оно содержит регистр, две группы ключей, две группы масштабных резисторов , интегратор и дифференциальный усилитель, выход которого подклю45 чен к первому входу элемента сравнени , подсоединенного вторым входом к выходу интегратора, информационный вход которого соединен с инвертирующим входом дифференциального

50 усилител и через масштабные резисторы первой группы подключен к выходам ключей первой группы, входы которых подключены к первой группе . аналоговых информационных входов

55 устройства, неинвертирующий вход дифференциального усилител через масштабные резисторы второй группы подключен к выходам ключей второй

Напр жение Ug- равно

г г.

22

+ и

am

и, -и , -(Ua, +и)

и.

и

.и.,

1 и множество

( ) - (Ug +Uga)

U. и,г других комбинаций.

Формула изобретени

Аналого-цифровое вычислительное устройство, содержащее последовательно включенные элемент сравнени ,триггер , элемент И и счетчик импульсов, вьгход которого вл етс цифровым информационным выходом устройства, вход сброса счетчика объединен с другим установочным входом триггера

и вл етс входом запуска устройства , отличающеес тем, что, с целью расширени функциональных возможностей за счет выполнени операции делени алгебраической

суммы сигналов на сумму сигналов, оно содержит регистр, две группы ключей, две группы масштабных резисторов , интегратор и дифференциальный усилитель, выход которого подключен к первому входу элемента сравнени , подсоединенного вторым входом к выходу интегратора, информационный вход которого соединен с инвертирующим входом дифференциального

усилител и через масштабные резисторы первой группы подключен к выходам ключей первой группы, входы которых подключены к первой группе . аналоговых информационных входов

устройства, неинвертирующий вход дифференциального усилител через масштабные резисторы второй группы подключен к выходам ключей второй

группы, входы которых подключены к второй группе аналоговых информационных входов устройства, вход сбросу интегратора Соединен с выходом триггера, другой вход элемента И подключен к шине тактовых имРедактор Л. Гратилло

Составитель А. Маслов

Техред В.Кадар Корректор И. Муска

Заказ 4327/51

Тираж 671

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

1249550

пульсов устройства, управл ющие входы ключей обеих групп подключены к соответствующим информационным выходам регистра, информационный вход 5 которого вл етс цифровым информационным входом устройства.

Подписное