SU1249523A2

SU1249523A2 - Устройство дл сопр жени двух электронных вычислительных машин

Info

Publication number: SU1249523A2
Application number: SU853861702A
Authority: SU
Inventors: Валерий Мисакович Карапетьян; Юрий Борисович Дмитриев; Борис Иванович Бровко
Original assignee: Предприятие П/Я Р-6668
Priority date: 1985-01-09
Filing date: 1985-01-09
Publication date: 1986-08-07

Abstract

Изобретение относитс к области вычислительной техники. Цепь изобретени - повышение достоверности обмена информацией и расширение класса решаемых задач за счет сопр жени двух ЭВМ с разнотипными интерфейсами. Изобретение вл етс усовершенствованием известного устройства по авт.св. № 809147, содержащего дешифратор, два блока усилени , блок обмена, коммутатор , блок выполнени прерываний и регистр управлени , в которое введен блок контрол сообщений, включающий узлы формировани бита четности старшего и младшего байта, два злемента ИЛИ-НЕ, четыре элемента И-НЕ и четыре элемента НЕ, а также дополнительные св зи между коммутатором, блоком обмена и блоком прерьшани . 11 ил. О N

Description

. 1 1

Изобретение относитс к области вычислительной техники, может быть использовано при объединении в вычис лительную систему двух разнотипных ЭВМ через интерфейсы ввода и вывода, в частности интерфейс обща шина (ОШ) и интерфейс типа магистраль (например, сопр жение 2К) и вл етс усовершенствованием известного устройства по авт.св. f 809147.

Целью изобретени вл етс повыше кие достоверности обмена данными между электронными вычислительными машинами.

На фиг.1 представлена блок-схема устройства; на фиг.2-11 - функциональные схемы дешифратора, коммутато ра, блока формировани управл ющих сигналов, второго блока усилени , блока контрол сообщений, блока обме на, согласовател , блока выполнени прерываний, регистра управлени и первого блока усилени .

Устройство содержит (фиг.1) дешифратор 1, коммутатор 2, блок 3 формировани управл ющих сигналов, второй блок 4 усилени , блок 5 контрол сообщений , блок б обмена, магистраль 7 первой ЭВМ, согласователь 8, блок 9 выполнени прерываний, регистр 1-0 управлени , шина 11 второй ЭВМ (обща шина) и первый блок 12 усилени . ) Дешифратор 1 содержит (фиг.2) элементы НЕ 13-18 и элементы И 19 и 20.

Коммутатор 12 содержит (фиг.З) элементы НЕ 21-25, элементы И-НЕ 26- 29, элемент НЕ 30, элементы И-НЕ 31- 37, узел задержки, состо щий из диодов 38-40, регистров 41 и 42 и конденсатора 43, элементы НЕ 44-49, триггеры 50-53 и элемент НЕ 54.

Блок 3 формировани управл ющих сигналов содержит (фиг.4) элементы НЕ 55-57, триггер 58, элемент задержки , состо щий из диода 59 и конденсатора 60, элемент И-НЕ 61, элемент НЕ 62, элементы И-НЕ 63 и 64.

Блок 4 усилени содержит (фиг.5) элементы И-НЕ 65-80. Блок 5 контрол сообщений содержит (фиг.6) узлы 81 и 82 формировани бита четности старшего и младшего байта, элементы НЕ 83 и 84, элементы И-НЕ 85 и 86, элементы НЕ 87 и 88, элементы И-НЕ 89 и 90 и элементы ИЛИ-НЕ 91 и 92.

Блок 6 обмена (фиг.7) состоит из формирователей 93 и 96 внутренних

10

15

20

49523i

сигналов синхронизации, сигналов предварительного сброса, сигнала приема информации, сигнала выполнени , элементов И-НЕ 97-102 и элементов НЕ 5 103-109. Формирователь 93 внз трен- них сигналов синхронизации содержит элемент НЕ 110, элемент И-НЕ 111, элемент НЕ 112 и элемент задержки, состо щий из диода 113 и конденсатора 114. Формирователь 94 сигнала предварительного сброса содержит элемент НЕ 115, элементы И-НЕ 116-118, элемент НЕ 119, элемент И-НЕ 120 и элемент НЕ 121. Формирователь 95 сигнала приема информации содержит триггер 122, элемент НЕ 123, элемент И- НЕ 124 и элемент задержки, состо щий из диода 125 и конденсатора 126. Формирователь 96 сигнала выполнени содержит триггер 127, элемент НЕ 128, элемент И-НЕ 129 и элемент задержки, состо щий из диода 130 и конденсатора 131 .

Согласователь 8 осуществл ет сог25 ласование магистрали 7 с интерфейсом второй ЭВМ. В качестве согласовател могут быть использованы серийные устройства, например, дуплексный регистр (фиг.8). В этом варианте ис30 пользуетс только один сигнал выборки (ВБРО-К) от блока 3, тогда как при использовании модул внутрисис- темной св зи требуютс оба сигнала выборки (ВБРО-К и ВБР1-К), кото35 рые задают направление обмена.

Согласователь 8 (фиг.8) содержит входной 132 и выходной 133 регистры, элемент ИЛИ 134, триггеры 135-137 и элементы И 138-142. Второй полукомп40 лект дуплексного регистра установлен во второй ЭВМ (фиг.8). , Блок 9 выполнени прерывани содержит (фиг.9) элементы И-НЕ 143 и- 144, элемент НЕ 145, элементы И-НЕ

45 146-148, элемент НЕ 149, элемент И- НЕ 150, элемент НЕ 151, элемент И-НЕ 152, триггер 153, элемент НЕ 154, элементы ИЛИ-НЕ 155 и 156, элемент НЕ 157, элементы ИЛИ-НЕ 158 и 159,

5Q формирователь импульса (одновибратор) состо щий из диода 160 и конденсатора 161, элементы И-НЕ 162 и 163, элемент НЕ 164, элементы И-НЕ 165-168, триггеры 169 и 170, резистор 171, элемен55 ты НЕ 172-174, конденсатор 175, элементы И-НЕ 176-180, элемент-НЕ 181, триггер 182, элемент НЕ 183, вход 184 сигнала Сброс..

Регистр 10 управлени содержит (фиг.10) элемент НЕ 185, элементы И 186-189, триггер 190, элементы И 191- 193, триггеры 194, 195, элемент ИЛИ- НЕ 196. .

Блок 12 усилени содержит (фиг.11) элементы И-НЕ 197-199, элементы НЕ 200-205, элементы И-НЕ 206-216, элементы НЕ 217-219, элемент И-НЕ 220, элементы НЕ 221 и 222, элементы И-НЕ 223-230 и магистральный передатчик 231.

Устройство работает по инициативе любой из двух ЭВМ.

Работа по инициативе первой ЭВМ (ЭВМ1) начинаетс с операции захвата управлени каналом. Процессор ЭВМ1 выдает сигнал запроса канала, арбитр процессора анализирует, нет ли запроса с более высоким приоритетом. Если такого запроса нет, арбитр разрешает захват канала и вырабатывает сигнал представлени канала. При получении этого сигнала процессор ЭВМ1

10

производит контроль четности инфор мационного слова и формирует контрольные разр ды КРО и КР1. По сигналам ВД-К и ПР-К из блока 6 информаци , сопровождаема контрольными , разр дами КРО и КР1, поступает через согласователь 8 в ЭВМ2.

ЭВМ2 принимает информацию, производит контроль четности и формирует свои внутренние контрольные разр ды, после чего сравнивает их с прин тыми (КРО, КР1). При совпадении внутренних контрольных разр дов с прин тьми считаетс , что информаци из ЭВМ1

5 прин та ЭВМ2 верно. В противном случае ЭВМ2 выставл ет сигнал конца операции (КОП-Т), который поступает в регистр 10 управлени , с выхода регистра 10 выставл етс сигнал конца 20 операции- (КОП) и сигнал КОПЛОШ, который сообщает ЭВМ1 о прекращении обмена информацией.

С задержкой по отношению к вьщаче информации в ЭВМ2 блок 12 выставл ет выставл ет сигнал подтверждени выбо- 25 сигнал синхронизации пассивного уст- ра (ПВ) и сигнал зан ти канала ройства (СП). По этому сигналу (КЗ), которьй запрещает другим уст- ЭВМ1 снимает информацию и сигнал ройствам работу с каналом. После это- СА, подтвержда тем самым, что го процессор ЭВМ1 выставл ет на пшну процесс передачи информации завершен. 11 адрес устройства сопр жени и уп- .30 Работа устройства сопр жени по

равл ющую информацию, котора определ ет режим обмена (ввод или вывод информации). С задержкой по отношению к адресу и управл ющей информации ЭВМ1 выставл ет сигнал синхронизации активного устройства (СА), извещающий устройство сопр жени о том, что на щине 11 выставлены адрес и управл юща информаци .

Дещифратор 1 расшифровывает адрес и при его совпадении с адресом устройства сопр жени выдает сигнал разрешени работы Устройство выбрано в коммутатор 2. Коммутатор 2 формирует и выдает в блок 3 стробирукщие импульсы (а 2СА, а2СА) и сигналы Выборка , Управление Зп/Чт. Блок 3 вырабатывает сигналы выборки, которые определ ют обмен информацией между устройством сопр жени и второй ЭВМ (ЭВМС) через согласователь 8.

Коммутатор 2, кроме того, вьздает сигнал приема данных (Пр.д) в блок 4, по приходу которого происходит запись данных с шины 11 и вьщача их на магистраль 7. Информаци с магистрали 7 поступает в согласователь 8 и одновременно в блок 5. Последний

инициативе ЭВМ2 начинаетс с вьщачи сигнала готовности (ГТ-Т), который поступает в блок 9, формирующий и посылающий в ЭВМ1 сигнал запроса ка- нала (ЗК), с получением которого последн выдает в блок 9 сигнал ;представлени канала (ПК вх). Если устройство с более высоким приоритетом не занимает канал, блок 9 получает сигнал ПК вх и выставл ет сиг

нал подтверждени выбора (ПВ).

ЭВМ1 принимает сигнал ПВ, снимает сигнал ПК вх и освобождает канал , снима сигнал зан ти канала Блок 9 выставл ет сигнал КЗ и зани

другим устройствам, после чего блок 9 выставл ет сигнал вектора прерьша- ни (Вектор), сопровожда его сигналом ПРР.

ЭВМ1 принимает вектор прерывани и выставл ет сигнал синхронизации СП, по которому блок 9 снимает сиг- налы КЗ и ПРР. Происходит передача управлени каналом ЭВМ1, котора занимает канал и переходит к програм- ме обслуживани .

Информаци с ЭВМ2 поступает через блок 12 в ЭВМ1 и одновременно в блок 5, которьш производит проверку прин того слова на четность следующим образом.

Каждый байт передаваемой из ЭВМ2 информации сопровождаетс контрольными разр даъш (КРО-Т, КР1-Т). Блок 5 провер ет на четность каждьш байт прин того слова и формирует контрольные разр ды КРО и КР1 (узлы 81 и 82 фиг.6). Элементы ИЛИ-НЕ 91 и 92 производ т сравнение контрольных разр дов КРО и КР1 с прин тыми контрольными разр дами КРО-Т и КР1-Т. В случае несовпадени любого из контрольных разр дов на выходе элемента И-НЕ 90 устанавливаетс сигнал ошибки (ОШ-Т). По этому сигналу в регистре 10 формируютс сигналы ОШ и КОПЛОШ, а также снимаетс сигнал готовности ГТ, запреща готовность устройства сопр жени к приему следующего информационного слова.

По окончании операции передачи информации ЭВМ2 вьфабатывает сигнал конца операции (КОП-Т), извеща ЭВМ о т ом, что процесс передачи информа- ЦЗ-1И завершен.

В процессе работы блоки устройства функционируют следующим образом

Дешифратор 1 предназначен дл расшифровки адреса устройства и формировани сигнала, разрешающего работу с устройством. При поступлении на вход дешифратора 1 адреса устройства, при чем по шинам АДР 12-АДР 17 поступает низкий уровень, а по шинам ДЦР 11 - высокий уровень, на вькоде элемента И 20 устанавливаетс сигнал Устройство выбрано,, разрешаюцщй работу коммутатора 2. При поступлении на управл ющий вход коммутатора 2 сигнала Устройство выбрано единичный уровень от дешифратора 1, синхроимпульса СА, а также управл ющих сигналов по шине управлени и соответствующего адреса по адресной шине на выходе элемента И-НЕ 29 или 32 формируютс соответствующие строби- рующие импульсы (а2СА или а2СА). При поступлении от шины 11 соответствующего управл ющего сигнала на .выходе элемента НЕ 23 устанавливаетс сигнал Разрешение маски. При соответствующих входных сигналах элемент И-НЕ 33 формирует сигнал Упр. Зп./Чт., ,элемент

0

5

НЕ 45 - сигнал Р. Пер . (разрешение передачи ) , а элемент И-НЕ 36 - сигнал Пр.Д. (прием данных). При поступле5 НИИ соответствующего управл ющего сигнала и адреса, а также синхроимпульса а2СА на выходе триггера 53 устанавливаетс сигнал Бл.Пр, (блокировка прерывани ). По синхроимпуль0 сам а2СА или а2СА на входах элемента И-НЕ 37 на выходе схемы 48 формируетс сигнал синхронизации пассивного устройства.

При поступлении соответствующего

5 адреса по адресной шине и синхроим ,пульса (а2СА) триггеры 50-52 формиру- I

ют сигналы ПР, ПсБ, ОСТ, ВП. Элемент НЕ 25 при поступлении соответствующего адреса формирует сигнал Выборка.

Блок 3 (фиг.4) формирует сигналы выборки, чтени и записи. При поступлении по шине Выборка единичного уровн на вход триггера 58 и синхроимпульса (а2СА) триггер 58 устанавливаетс в такое состо ние, при котором на его единичном выходе единичный уровень, что соответствует сигналу выборки ВБРО-К. При нулевом уровне на шине Выборка и синхроимпульса на входе триггер 58 пе- . реключаетс . На его нулевом выходе устанавливаетс единичный уровень, что соответствует сигналу ВБР1-К. Этот .сигнал используетс только в случае обмена информацией между двум ЭВМ через модуль внутрисистемной св зи.

При поступлении на вход элемента НЕ 56 синхроимпульса (а2СА) на выходе элемента НЕ 62 формируетс импульс внутренней синхронизации, который поступает на входы элементов И-НЕ 63 и 64. Поступление единичногр уровн по шине .Зп/Чт. вызьгоает формирование на выходе элемента И-НЕ 64 сигнала Чтение. При нулевом уровне на шине Упр.Зп./Чт. на выходе элемента И-НЕ 63 формируетс 0 сигнал Запись.

Блок 4 усилени осуществл ет усиление , инвертирование и выдачу информации в магистраль 7.

При поступлении сигнала приема 5 данных Пр.д (высокий уровень) от коммутатора 2 информаци с шины 11 выставл етс в магистраль 7. Блок 5 осуществл ет непрерывный контроль

0

5

правильности передачи информации и формирует контрольные разр ды.

На входы узла 81 поступает старший байт информации, а на входы уз- ла 82 - младший байт. Узлы 81 и 82 формируют бит четности передаваемого информационного слова. При четном количестве 1 в каждом байте на выходе узла 81 (82) устанавливаетс 1. В случае нечетного количества 1 в любом байте на выходе соответствующего узла устанавливаетс О. Элементы НЕ 83 и 84 инвертируют входные сигналы, и при поступлении на входы элементов И-НЕ 85 и 86 разрешающего сигнала ВД-К (передача информации из ЭВМ1 в ЭВМ2) на их выходах устанавливаютс контрольные разр ды КРО-К и КР1-К, Блок 6 обме- на вырабатьгоает сигналы, управл ющие заданным режимом обмена.

Формирователь 93 по синхроимпульсу (а2СА) формирует внутренний импульс синхронизации, который посту- |пает на входы элементов И-НЕ 97-99,

При поступлении на входы формирователей 94-96 соответствующих разрешающих импульсов на выходах элементов НЕ 103-108 устанавливаютс сиг- налы ПР-К, КОП, ОСБ-К, ВД-К, ВП-К, Элемент НЕ 109 формирует сигнал внутреннего сброса.

Согласователь 8 осуществл ет согласование магистрали 7 с ЭВМ2, кото- ра выставл ет информацию на шины ШИНОО-15К, сопровожда ее контрольными разр дами КРО-К, КР1-К, и сигналами ВД-К, ПСВ-К, ВБР-К записывает ее в выходной регистр 133, уста- новленный на соответствующем монтажном месте в ЭВМ2. Эта информаци по

линии св зи поступает на вход входного регистра 132 согласовател 8(фиг. 8 После этого ЭВМ2 выставл ет сиг- нал ВП-К на вход элемента И 140, по которому на выходе триггера 136 формируетс сигнал ВП-И. Этот сигнал по линик св зи поступает в устройство сопр жени и принимаетс сог- ласователем 8 как сигнал ГТ-П. По этому сигналу на выходе триггера 135 устанавливаетс сигнал ГТО-Т,извеща тем самым устройство сопр жени о том, что на входы входного регистра 132 поступила информаци . Устройство сопр жени по сигналу ПР-К, ВБР-К считьшает ее из регистра 132, после

чего устройство сопр жени выставл ет на вход элемента И 140 сигнал ВП-К, по которому снимаетс сигнал ВП-И на выходе триггера 136 согласовател 8. Этот сигнал дуплексньй регистр, установленный в ЭВМ2, принимает как сигнал ГТ-П подтверждающий готовность устройства сопр жени к- следующему циклу обмена.

В блоке 9 по сигналу готовности ГТ-Т и при отсутствии сигнала ошибки (ОШ) и конца операции (КОП) на входах элемента И-НЕ 143 триггер 158 переключаетс и на его выходе устанавливаетс единичный уровень, который поступает на один из входов элемента И-НЕ 144. При наличют сигнала разрешени прерывани и отсутствии блокировки запроса канала на двух других входах элемента И-НЕ 144 запускаетс одновибратор и на выходе элемента И-НЕ 166 формируетс сигнал Запуск. При отсутствии сигнала блокировки прерывани (Бл.Прер.) на входе элемента И-НЕ 163 и наличии сигнала ГТ-Т элемент И-НЕ 176 формирует сигнал Вектор. По сигналу Запуск на входах элемента И-НЕ 177 устанавливаютс единичные уровни, а на его выходе выставл етс сигнал запроса канала (ЗК). По сигналу представлени канала .(ПК вх) триггеры 170 и 169 переключаютс и блоки- руют прохождение сигнала ПК вх через триггер 182, сигнал представлени канала (ПКвыз) отсутствует. Кроме того, изменение состо ни триггеров 169 и 170 вызывает формирование сигнала подтверждени выбора (ПВ) через элемент И-НЕ 179, а также сигнала зан тие канала (КЗвых) элементом И-НЕ 180. Единичный уровень сигнала КЗ вх вызывает переключение триггеров 169 и 170 в исходное состо ние. С задержкой по отношению к выходному сигналу КЗ вых, определ емый элементами НЕ 181, 1-83,

формируетс сигнал прерывани (ПРР). В регистре 10 сигнал Разр. Прер. устанавливаетс триггером 190 при поступлении сигналов адреса (АДР1, АДР2), синхроимпульса (а2СА), сигнала Разр.М по сигналу Запись. Сигналы ГТ устанавливаетс элеме«- том И-НЕ 189 при наличии сигнала готовности (ГТ-Т), отсутствии сигна- ла КОПЛОШ по сигналам Чтение и

Выборка. Сигналы М, ОШ, КОП устанавливаютс при наличии соответствующих сигналов Разр .прер . , ОШ КОП по сигналу Чтение. Установка сигнала КОПЛОШ происходит как по приходу сигналов ОШ-Т и КОП-Т, так и по одному из них.

Таким образом, предлагаемое устройство позвол ет повысить достоверность обмена информацией и-расширить класс решаемых задач за счет организации напр жени между двум ЭВМ с разнотипными ЭВМ.

Claims

Формула изобретени

Устройство дл сопр жени двух электронных вычислительных машин по авт.св. № 809147, отличающеес тем, что, с целью повьшаени достоверности обмена информацией, в устройство введен блок контрол сообщени , включающий узел фop fflpoвa- ни бита четности старшего байта, узел формировани бита четности младшего байта, два элемента ИЛИ-НЕ, четьфе элемента И-НЕ и четыре элемента НЕ, причем второй и третий выходы регистра управлени соединены соответственно с входом сигнала ошибки блока обмена и входом состо ни блока выполнени прерываний, второй выход и вход сброса которого подключены к шине интерфейса первой

ЭВМ и второму выходу блока обмена и к входу сброса коммутатора, в блоке контрол сообщенр1 входы узлов фор- 5 мировани бита четности старшего и младшего байта, входы первого и второго элементов НЕ, первые входы, первого и второго элементов ИЛИ-НЕ и выходы первого и второго элементов

10jH-HE соединены через магистраль с входом-выходом согласовател , выходы первого и второго элементов НЕ подключены соответственно к вторым входам первого и второго элементов ИЛИ15 НЕ, третьи входы которых непосредственно , а четвертые входы - через третий и четвертый элементы НЕ соединены соответственно с выходами узлов формировани бита четности старшего

20 и младшего байтов, первые входы первого и второго элементов И-НЕ соеди- ены соответственно с выходами третьего и четвертого элементов НЕ, а вторые входы - с первым выходом блока

5 обмена, выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выходом подключены к первому входу четвертого элемента

0 И-НЕ, второй вход и выход Kof.oporo соединены соответственно с первым выходом коммутатора и входом сигнала ошибки регистра управлени , дополнительный вход первого блока усилени соединен через магистраль с входом5

выходом согласовател . JiS

гЕ№

gw|

Cffpoc

flSLJ n f n LiF3.j

Фиг.-1

N

BtrfojMo

Уп Зп/Ут - emfjmxaf

ce«

/fpff-r

SI

Ггп IS

f/i--- 5

S3

SS /(

0/n jrro/fa 6 Pom .

ff/r d o/«f2

85

4

«««пиа

TMs - 11111°

85

KPO-K

XP7-Jf

ffSjfOf(y

/fpf- г

87

Cfpoc

K3/iiyfy№

I M J- v-rr

W 1/7/

Cffpoc Pa3D.MOMu

Agf.r.,. IT

I-),

am

o/ 7fK7o/(a 2

л-Ж//

фиг.11