SU1234992A1 - Устройство дл формировани частотно-манипулированного сигнала в многоканальных системах св зи - Google Patents

Abstract

Изобретение относитс  к электросв зи и м.б.использовано в многоканальных системах передачи данных. Повьшаетс  быстродействие. Устройство содержит три коммутатора 1, 9 и 13, п ть блоков пам ти (БП) 2, 6, 7, 10 и 11, блок зшравлени  3, генератор тактовых импульсов 4, два сумматора 5 и 16, блок сравнени  по модулю два (БСМД) 8, три ключа 12, 14 и 17, накопительный сумматор 15, ЦАП 18 и ФНЧ 19. Работа устройства функционально делитс  на три этапа. На первом этапе производитс  определение и запись начальных адресов в БП 7 при ;помощи коммутаторов I и 9, БП 2, 6 и 11, блока управлени  3, генератора тактовых импульсов 4, сумматора 5, БСМД 8 и ключей 12 и 14. На втором этапе производитс  вычисление отсчета выходного сигнала на накопительном сумматоре 13 при помощи генератора тактовых импульсов 4, БП7 и 10, коммутаторов 9 и 13, ключей 12 и 14 и сумматора 16. На третьем этапе проS (Л to со со ;о iNd

Description

изводитс  преобразование полученных цифровьк отсчетов выходного частотно-- манипулированного сигнала с ограничен ным спектром в аналоговый сигнал при

Изобретение относитс  к электросв зи и может быть использовано в многоканальных системах передачи данных .

Целью изобретени   вл етс  повыше кие быстродействи .

На фиг. 1 изображена структурна  электрическа  схема предложенного устройства; на фиг. 2 - временные диаграммы .

Устройство дл  формировани  частотно-манипулированного сигнала в многоканальных системах св зи содержит первый коммутатор 1, первый блок 2 пам ти, блок 3 управлени , генера тор 4 тактовых импульсов, первый сумматор 5, второй и третий блоки 6 и 7 пам ти, блок 8 сравнени  по модулю два, второй коммутатор 9, четвертый и п -рый блоки 10 и II пам ти, первый ключ 12, третий коммутатор 13 второй ключ 14, накопительный сумматор 15, второй сумматор 16, третий ключ 17, цифроаналоговые преобразователи 18, фильтры 19 нижних частот.

Устройство работает следующим образом .

Двоичные сигналы (от N источников информации, не указанных на фиг. 1) поступают на соответствующие инфор- мационные входы первого коммутатора 1i Тактовые импульсы с первого выхода генератора 4 тактовых импульсов (фиг. 2 q ), имеющие частоту F , поступают на вход блока 3 управлени , имеющего столько адресов, сколько каналов обслуживаетс  устройством. Поэтому каждый из источников информации опрапшваетс  с частотой F Fp/N 1/Т (фиг. 2 е ), где N - число каналов св зи, Т - интервал между отсчетами выходного частотно- манипулированного (ЧМ) сигнала с ограниченным спектром.

Поскольку процессы в устройстве дл  формировани  ЧМ сигнала в много

помощи ЦАП 18 и ФНЧ 19. Цель достигаетс  введением БП 7, 10 и П, БСМД 8, коммутаторов 9 и 13, ключей 12 и 14s сумматора 16, 2 ил.

канальных системах св зи повтор ютс  через интервал времени f н -п (фиг. 2 а,К), то, следовательно, достаточно рассмотреть работу устройства на интервале t, - t, . Дл  удобства описани  работы устройства формировани  ЧМ сигнала рассмотрим интервал с, t - t в увеличенном масштабе (фиг. 2 а ) .

Работу устройства можно функционально разделить на определение и запись начальных адресов в блок 7 пам ти; вычисление отсчета выходного сигнала; преобразование цифровых отсчетов ЧМ сигнала в аналоговый сигнал i

Определение и запись начальных адресов производитс  следующим образом .

В течение времени .,

i/F, t,t выборка двоичного сигнала от определенного источника информации под воздействием сигналов с первого выхода блока 3 управлени , поступающих на адресные входы первого коммутатора 1 (фиг. 2 ,f , г ), поступает на первый вход блока 2 пам ти, на второй вход которого синхронно с выборкой поступает информаци  о скорости передачи информации в данном направлении с второго выхода блока 3 управлени . С выходов блока 2 пам ти сформивован- ное под воздействием входных сигналов т-разр дное число поступает на вход первого слагаемого сумматора 5. Одновременно с выхода блока 6 пам ти на вход второго слагаемого сумматора

5поступает т-разр дное число, соответствующее этому же направлению. В первом сумматоре 5 происходит суммирование т-разр дных чисел первого и второго слагаемых,, полученна  т-раз- р дна  сумма поступает на входы блока 6 пам ти. Сигналы старших т-ых разр дов су 1матора 5 и блока пам ти

6посч упают на соответствующие входы

блока 8 сравнени  по модулю два. В случае различи  пол рностей сигналов от выходов сумматора 5 и блока 6 пам ти (наличие фронта импульсного ЧМ сигнала) на выходе блока 8 сравнени  по модулю два формируетс  сигнал ло- нической единицы. Одновременно с этим блок 11 пам ти под управлением сигналов с выхода блока 3 управлени  и первого коммутатора 1 производит пре образование фазы ЧМ сигнала с выхода сумматора 5 в соответствующий код.

На втором выходе генератора 4 тактовых импульсов формируютс  тактовые импульсы с частотой F, (фиг. 2ж ) , поступающие на соответствующие входы ключей 12 и 14. На третьем выходе генератора 4 тактовых импульсов чере ( М + 1) такт частоты К формируетс  импульс (фиг. 2е ) длительностью , i/F,, совпадающий по времени с началом импульсов с выхода блока 3 управлени  в моменты времени t, tj, ..., t... Под управлением этого импульса второй коммутатор 9 подклю- чает ш выходов блока 11 пам ти, стар щий ш-ый разр д сумматора 5 и выход блока 8 сравнени  по модулю два к соответствующим входам блока 7 пам ти. При наличии фронта импульсного ЧМ сигнала, о чем свидетельствует сигна логической единицы на (т+2)-м входе блока 7 пам ти, ключ 14 пропускает на сдвиговый вход блока 7 пам ти тактовый импульс (импульс 1, фиг. 2ж), под воздействием которого происходит запись (т+ 2)-разр дного слова в блок 7 пам ти. При этом в га  чеек записываетс  начальный адрес (относ щийс  данному фронту) отсчета. В (т+1)-ю  чейку записываетс  вид перехода импульсного ЧМ сигнала (положительный или отрицательный фронты), причем логическа  единица соответствует отрицательному фронту, логический ноль - положительному. В (т+2)-ю  чейку записываетс  логическа  единица.

На этом запись начальньпс адресов в блок 7 заканчиваетс .

Вычисление выходного отсчета про- исходит на интервале (t + ч )- t. Второй коммутатор 9 под управлением сигнала нулевой пол рности (фиг. 2е ), поступающего на его второй вход с третьего выхода генерато- ра 4 тактовых импульсов через третью группу входов, подключает выходы блока 7 пам ти на его информационные входы через второй сумматор 16. Этим обеспечиваетс  круговой сдвиг информации в блоке 7 пам ти под тактами частоты F (импульсы 2...(М+1), фиг. 2 ж), поступающими с третьего выхода генератора 4 тактовых импульсов на сдвиговый вход блока 7 пам ти через третий вход ключа 14.

Под каждым тактом частоты « из блока 7 пам ти выводитс  (т+2)-разр дное число, первые m разр дов которо-- го подключены к адресным входам блока 10 пам ти. По этому адресу из второго блока 10 пам ти выводитс  К-разр дное число, характеризующее .отсчет реакции цифрового фильтра в момент времени t riT на соответствук ций фронт импульсного ЧМ сигнала. Эти К-разр дные числа поступают на первую группу входов третьего коммутатора 13, которьлй управл етс  поступающим на его второй вход сигналом с ()го разр да блока 7 пам ти. Есл« сигнал представл ет собой логический ноль (т.е. адрес соответствует положительному фронту), то число с выхода блока 10 пам ти поступает на первую группу входов накопительного сумматора 15 без изменени . Если сигнал - логическа  единица (т.е. адрес относитс  к отрицательному фронту), то число с выхода блока 10 пам ти инвертируетс  и с помощью логической единицы (го+О-го разр да блока 7 пам ти, поступающей на третий вход накопительного сумматора 15, преобразуетс  в дополнительный код. Этим обеспечиваетс  вычитание данного отсчета.

Сложение чисел в накопительном сумматоре 15 происходит под воздействием М тактов частоты F, поступающих на его вход с третьего выхода генератора 4 тактовых импульсов (фиг. 2ж) через второй вход ключа ,12. Прохождение первого импульса (фиг. 2ж ) через ключ 12 запрещаетс  под воздействием импульса (фиг. 2е ) с второго выхода генератора 4 тактовых импульсов (фиг. 2 ) .

Одновременно га-разр дный адрес с выхода блока 7 пам ти поступает на первую группу входов второго сумматора 16, где суммируетс  с числом К (где К - число тактов частоты Fa на интервале Т), поступающим на вторую группу его входов. На выходе второгс сумматора 16 образуетс  т-разр дное

число, соответствующее адресу последу ющего дл  данного фронта отсчета.

В случае превьппени  адресом числа 2 (где 2 - максимальный адрес, по которому хранитс  отсчет в блоке 10 пам ти), что свидетельствует об окончании реакции на соответствукмций фронт, на втором выходе второго сум матора 16 формируетс  сигнал. По это- му сигналу закрываетс  третий ключ 17 и в (т+2)-ю  чейку (т+2)-разр дного слова в блок 7 пам ти записьшаетс  логический ноль.

При выводе этого слова из блока 7 аам ти по нулевому сигналу его (т+2)- го разр да на выходе блока 10 пам ти формируетс  нулевое число, чем достигаетс  исключение этого (пН-2) р дного слова из обработки.

Через М тактов частоты F, (где М - максимально возможное число фронтов импульсного ЧМ сигнала) на выходе накопительного сумматора I5 формируетс  отсчет выходного ЧМ сигнала с ограни ченным спектром. Полученна  тг-разр д на  сумма поступает на информационные входы цифроаналоговых преобразователей 13.

Под воздействием сигнала с соответ ств тощего адресного выхода блока 3 управлени , поступающего на адресный вход одного из цифроаналоговых преоб- разователей 18, п-фазр дна  сумма, присутствующа  на его входе, преобра зуетс  им в аналоговый сигнал, который поступает затем на вход соответ ствуищего фильтра 19 нижних частот дл  ограничени  высокочастотных составл ющих . Выходы фильтров 19 нижних частот  вл ютс  выходами устройства .

Вычисление отсчета выходного сигнала дл  следующего направлени  на интервале Т t-j-tj производитс  аналогичным образом.

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  час- тотно-манипулированного сигнала в многоканальных системах св зи, содержащее генератор тактовых импульсов, первый выход которог о соединен с входом блока управлени , адресные выходы которого соединены с адресными входа ми цифроаналоговых преобразователей и с адресными входами первого коммутатора , выход которого подключен к

   -.

   JQ

   .. JQ

   25

   jQ

   35

   40

   50

   55

   первому входу первого блока пам ти, выходы которого соединены с первыми входами первого сумматора, выходы которого соединены с входами второго блока пам ти, выходы которого подключены к вторым входам первого суммаг- тора, накопительный сумматор, выходы которого соединены с информационными входами цифроаналоговых преобразователей , выходы которых подключены к входам соответствующих фильтров нижних частот, при этой информационные входы первого коммутаторз,  вл ютс  информационными входами ус -. уойстза,, отличающеес  тем. что, с целью повышени  быстродействи , в него введены третий, четвертый и п тый блоки пам ти, второй и третий коммутаторы, три ключа, блок сравнени  по модулю два и второй сз мматор, первые выходы которого соединены с первыми входами второго коммутатора, выходы которого подключены к адресным входам третьего блока пам ти, выходы которого соединены с адресными входами второго сумматора и с адресными входами четвертого блока пам ти, выходы которого подключены к адресным входам третьего ког.«ч-утатора, выходы которого соединены с первыми входами накопительного сумматора, второй вход которого соединен с выходом первого ключа, первый вход которого соединен с первым входом второго ключа и с вторым выходом генератора тактовых импульсов, третий вьгход которого соединен с вторым входом первого ключа, с вторым входом второго к.пюча и с вторьм входом второго ко№1утатора, третьи входы которого подключены к выходам п того блока пам ти, первьй вход которого соединен с управл ющим выходом блока уп равлени  и с вторым входом первого блока пам ти, первый вход которого подключен к второму входу п того блока пам ти, третьи входы которого подключены к выходам первого сумматора, выход старшего разр да которого соединен с первым входом знакового разр да второго коммутатора и с первым входом блока сравнени  по модулю два, второй вход которого подключен к выходу старшего разр да второго блока пам ти, выход блока сравнени  по модулю два соединен с первым входом служебного разрада второго коммутато ра, второй вход знакового разр да

   которого соединен с выходом знакового разр да третьего блока пам ти, с входом третьего коммутатора и с вторым входом накопительного сумматора, второй вход служебного разр да второго коммутатора соединен с выходом третьего ключа, первый вход которого подключен к входу служебного разр да четвертого блока пам ти и к выходу

   служебного разр да третьего блока пам ти , сдвиговый вход которого соединен с выходом второго ключа, третий вход которого подключен к выходу служебного разр да второго коммутатора, второй выход второго сумматора соединен, с вторым входом третьего ключа,причем тактовые входы второго сумматора  вл ютс  тактовыми входами устройства.

   фиг.2