SU1229961A1

SU1229961A1 - Преобразователь кода во временной интервал

Info

Publication number: SU1229961A1
Application number: SU843804892A
Authority: SU
Inventors: Вячеслав Михайлович Байдак; Владимир Петрович Шинкаренко
Original assignee: Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1984-10-24
Filing date: 1984-10-24
Publication date: 1986-05-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в автоматических измери- тельньгх системах. Изобретение позвол ет повысить точность преобразовани за счет введени фазового сдвига счетных импульсов, завис щего от значени мпадших разр дов входного тока. Преобразователь кода во временной интервал содержит генератор эталонной частоты, блок синхронизации, два регистра , управл емый генератор, систему фазовой автоподстройки частоты, состо щую из делител частоты, фазового детектора и фильтра нижних частот , цифроацалоговый преобразователь , элемент И , счетчик импульсов , блок сравнении кодов, триггер , выход и стартовый вход. 2 ил. §

Description

Изобретение относитс к вычисли- тельной технике и может быть использовано в автоматических измерительных системах.

Цель изобретени - повьшение точ- ности преобразовани за счет введени фазового сдвига счетных импульсо завис щего от значени младших разр дов входного кода.

На фиг. 1 представлена функцио- нальна схема преобразовател кода во временной интерваш; на фиг. 2 - временные диаграммы, по сн ющие принцип работы.

Преобразователь кода во временной интервал содержит генератор 1 эталонной частоты, фазовый детектор 2, блок 3 синхронизации, фильтр 4 нижних частот, делитель 5 частоты, первый и второй регистры 6 и 7, управ- л емый генератор 8, триггер 9, элемент 10 И, цифроаналоговый преобразователь 11, блок 12 сравнени кодов , счетчик 13 импульсов, выход 1А и стартовый вход 15.

Преобразователь кода во временной интервал работает следующим образом .

В исходном состо нии в первый и второй регистры 6 и 7 записываютс соответственно старшие и младшие разр ды преобразуемого кода. Значение младших разр дов кода преобразуетс в напр жение, которое подаетс на вход управл емого генератора 8.

С помощью системы автоматической подстройки частоты, состо щей из делител 5 частоты, фазового детектора 2 и фильтра А нижних частот, частота колебаний управл емого генератора 8 поддерживаетс равной fц N f , где N - коэффициент делени делител 5 частоты;

fg - частота колебаний генератора 1 эталонной частоты.

При этом фазовый сдвиг ACf колебаний управл емого генератора 8 зависит от величины напр жени , вырабатываемого цифроаналоговым преобразователем 11 и, следовательно, пропорционален значению младших разр дов входного кода.

Лср

Мл,л К

2 п-,

где - значение младших разр дов преобразуемого кода;

К - максимальное значение входного кода цифроаналогового преобразовател 11. После прихода разрешающего сигнала блок 3 синхронизации пропустит импульс с генератора 1 эталонной частоты (фиг. 2q) на S-вход триггера 9 (фиг. 2S), который установитс в единичное состо ние, разреша элементу 10 И пропустить импульсы с выхода управл емого генератора 8 на вход счетчика 13 (фиг. 2Б). Счетчик 13 производит счет поступакнцих импульсов до тех пор, пока его выходной код не станет равным значению старших разр дов входного преобразуемого кода, после чего блок 12 сравнени кодов выработает импульс (фиг. 2г), который поступит на R-вход триггера 9 и переключит его в нулевое состо ние.

При этом временной интервал, сформированный на выходе триггера 9, равн етс

лТ

М Т + -Т ст. Sr 27 S- -где М - значение старших разр дов преобразуемого кода.

Подставл значение b.if , получим :

А Т Т (М + -iili-) . Ч.г. сг.. к

Ф о р м ула изобретени

Преобразователь кода во временной интервал, содержащий генератор эталонной частоты, элемент И, выход которого соединен с входом счетчика, выходы которого соединены с первыми входами блока сравнени кодов, вторые входы которого подключены к выходам первого регистра, выход блока сравнени кодов соединен с R-входом триггера , выход которого подключен к первому входу элемента И и вл етс выходом преобразовател кода во временной интервал, отличающий- с тем, что, с целью повьвпени точности преобразовани , в него введены блок синхронизации, второй регистр , цифроаналоговый преобразователь , управл емый генератор, делитель частоты, фазовый детектор и фильтр нижних частот, выход которого подключен к первому входу управл емого генератора, выход которого соединен с вторым входом элемента И и через делитель частоты с первым входом фазового детектора, второй вход которого объединен с первым входом блока синхронизации и подключен к выходу генератора эталонной частоты, выход фазового детектора соединен с входом фильтра нижних частот, выходы второ6

IIIIHIIIIIIIIIIIIHIHIIIIIIIIIIIIIIIIIIIHIIIIIIII

ВНИИЦИ Заказ 2460/59 Тираж 816 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

го регистра соединены с входами циф- роаналогово го преобразовател , выход которого соединен с вторым входом управл емого генератора, S-вход триггера подключен к выходу блока синхро- низации, второй вход которого вл етс стартовым входом преобразовател кода во временной интервал.

Фаг. 1

I I

фиг г

Claims

Ф о р м ула изобретения

С помощью системы автоматической подстройки частоты, состоящей из делителя 5 частоты, фазового детектора
2 и фильтра 4 нижних частот, частота колебаний управляемого генератора 8 поддерживается равной f_r =N^ f_?T ,

- коэффициент деления делителя 5 частоты;

- частота колебаний генератора 1 эталонной частоты.

При этом фазовый сдвиг колебаний управляемого генератора 8 зави сит от величины напряжения, вырабатываемого цифроаналоговым преобразователем 11 и, следовательно, пропорцио нален значению младших разрядов входного кода.

дер =

Ммл К • 21Г, где М_МА - значение младших разрядов преобразуемого кода;

Преобразователь кода во временной интервал, содержащий генератор эталонной частоты, элемент И, выход ⁴⁰ которого соединен с входом счетчика, выходы которого соединены с первыми входами блока сравнения кодов, вторые входы которого подключены к выходам первого регистра, выход блока срав⁴⁵ нения кодов соединен с R-входом триггера, выход которого подключен к первому входу элемента И и является выходом преобразователя кода во временной интервал, отличающий5° с я тем, что, с целью повышения точности преобразования, в него введены блок синхронизации, второй регистр, цифроаналоговый преобразователь, управляемый генератор, дели55 тель частоты, фазовый детектор и фильтр нижних частот, выход которого подключен к первому входу управляемого генератора, выход которого соеди
3 · 1229961 4 нен с вторым входом элемента И и через делитель частоты с первым входом фазового детектора, второй вход которого объединен с первым входом блока синхронизации и подключен к выходу .5 генератора эталонной частоты, выход фазового детектора соединен с входом фильтра нижних частот, выходы второ го регистра соединены с входами цифроаналогового преобразователя, выход которого соединен с вторым входом управляемого генератора, S-вход триггера подключен к выходу блока синхронизации, второй вход которого является стартовым входом преобразователя кода во временной интервал.

Фиг. 1

ВНИИПИ Заказ 2460/59 Тираж 816 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4