SU439915A1 - Цифровой компенсатор - Google Patents

Description

2

(в качестве эталонного) и на вход формирующего устройства 11, а измер емое напр жение Ux Vx-5m((i)t-ф) поступает на второй вход схемы совпадени  16, иа вход формирующего устройства 12, экстремум-детектора 14 и умножитель частоты 15. Выходы формирующих устройств 11 и 12 подключеиы к опрокидывающему входу триггеров 17 и 18 соответственно и к обоим входам измерител  2 фазового сдвига , а выход экстремум-детектора 14 - к элементу задержки 19 арифметического устройства 9. Источник 13 эталонного посто нного напр жени  EQ с величиной Eo , где дгмип- значение возможной мииимальной амплитуды измер емого напр жени , подключей к первому входу схем совпадени  20 и 16. Входным сигиалом умножител  частоты 15  вл етс  частота измер емого напр жени  L.r, а его выход иодключен к ииформациоииому входу электронных ключей 21 и 22.

Врем импульсные преобразователи 5 6 идентичны и преобразуют врем  достижен Я заданного уровн  опорным и измер емым папр жени ми в пропорциональное число импульсов и каждый из них содержит следующие узлы: дл  врем импульспого преобразовател  5 - схема совпадени  20, триггер с разделениым управлением 17 и электронный ключ 2/; дл  врем импульсного преобразовател  6 - схему совпадени  16, триггер 18 и электронный ключ 22, причем первые входы схем совпадеии  20 и 16 иодключеиы к выходу источипка 13, а второй вход схемы совпадени  20 - к выходу цифрового делител  напр жени  4, иа второй вход схемы совпадени  16 поступает измер емое напр жение /7л. Выходы схем совпадени  20 и 16 соединеиы со сбрасывающим входом триггеров 17 и 18. а их опрокидывающий вход - с выходом формирующих устройств // и 12 соответственно.

Выходы триггеров 17 и 18 соединены с управл ющим входом электронных ключей 21 и 22 соответственно, а их информационные входы - с выходом умножител  частоты 15. Выход электронного ключа 21 подключен к пр мому входу реверсивного счетчика импульсов 8, а его инверсный вход через элемент задержки 7 - к выходу электронного ключа 22.

Выходным сигналом реверсивного счетчика импульсов 8  вл етс  двоичный код, пронорциональиый разности серии импульсов Л и Лг, поступившие на его входы с врем импульсных преобразователей 5 п 6 соответственно. Этот код  вл етс  пр мым при положительной разности и дополнительным при отрицательной разности. Вход «сброс нул  реверсивного счетчика импульсов 8 подключен к выходу элемента задерн ки 23, а его выходы подключены ко входам многоканального коммутатора 24 арифметического устройства 9.

Арифметическое устройство 9 вырабатывает код управлени  цифрового делител  4 наир жеии , управл ет счетчиком 8 и блоком W цифровой индикации модул  измер емого напр жени  и содержит элементы задержки 19

и 23, многоканальные коммутаторы 24 и 25, су.мматор 26 с регистром и элемент «НЕ 27, причем вы.ходной сигиал экстремум-детектора 14 поступает на вход элемента задерлски 19, элементу «НЕ 27 и уиравл ющему входу многоканального коммутатора 24. Выходной сигиал элемента задержки 19 иа врем  импульса переключает многоканальный коммутатор 24 )1 подключает выходы реверсивного счетчика пмиульсов 8 к иервому входу сумматора 26 с регистром, на второй вход которого подключены выходы регистра цифрового делител  4 напр жени . Выходной сигнал элемента задержкн 19 через элемент «НЕ 27 управл ет блоком 10 цнфровой нндпкации модул  измер емого напр жени , а выходной сигиал элемента задержки 23 сбрасывает иа ноль реверсивный счетчик импульсов 8 и иереключает многоканальный коммутатор 25, подключа  на врем  имиульса выходы сумматора 26 ко входам регистра цифрового делител  4 иапр жеии , который вырабатывает оиорное напр жение f/o, причем регистр делител  4 управл ет коммутирующими бескоитактиыми элементами сумматора 26, последним вырабатываетс  по заиисаииому коду в регистре величина опорного напр жени .

Цифрова  индикаци  модул  блока W измер емого наир жеии 

и .v U ,f sin ((.}/-ф)

подключена к выходам сумматора 26 и индицирует значеь ие величины модул  U.i по заиисаииому коду в его регистре,  вл ющемус  числовым эквивалентом модул  измер емого наир жеии  t/.v п одиозиачио св заииым с зиачением модул  оиорного иаир жеии  /7о по окончании отработки результата сравиеии .

Часть схемы цифрового комиенсатора, состо ща  из иреобразовател  5, эле.меитов 4-9 и управл ема  блоком 1, работает в след щем режиме, обеспечива  тем самым автоматическое сравиеиие, слежение и измереиие неизвестного наир жени  U ио величине оиорного напр женп  Соизмерение и индикаци  фазового сдвига ф между опорным f/o п иеизвестиым У ,t напр жени ми осуществл етс  с помощью пзмерител  2 фазового сдвига п измер емого иапр жеии  ио известному ириицииу цифровых фазометров , причем временной интервал, пропорциональный фазовому сдвигу ф, формируетс  выходиыми сигналами формирующих устройств // и 12.

Предлагаемое устройство работает следуюп;им образом.

В исходном состо нни иа иервые входы блоков 20 и 16 подано эталониое иапр жеиие Ef)Uхтн, в регистре делител  4 и в регистре сумматора 26 заиисаи код Mi с предыдущего измерительного цикла, счетчик 8 очищеи.

При подаче опорного напр жени  /Уоиом и измер емого иапр жеии  U на вход формирующего устройства // поступает напр жение

fJ о ли,, (U о iioM-SinoO/ COnst, а на второй вход блока 20 - напр жение ( /о; jWi i7o 1ЮМ sino), где М; значение кода регистра делител  4 омом - номинальное значение опорного на пр жени ,  вл ющеес  эталонным дл  делите .л  4 и иоддерживающеес  /оном const, пропорциональное только записанному коду М,в регистре делител  4 в иредыдуицем измерительном цикле, а на устройство П, экстремумдетектор 14 и на второй вход схемы /5 поступает напр жение иу. X -sin (), 1-де ф - фазовый сдвиг между опорным и измер емым напр жени ми. На вход умнол ител  частоты 15 поступает сигнал с частотой измер емого напр жени  /д;, а с его выхода к электронным ключам 21 и 22 поступают импульсы с частотой следовани  /n m-f.v, где const. В момент перехода положительного полупериода опорного напр жени  f/o через ноль устройство П вырабатывает импульс, который опрокидывает триггер П, тем самым открыва  электронный ключ 21 и пропуска  к пр мому входу счетчика S серию импульсов с выхода умножител  15. Импульс с формирующего устройства 11 поступает и на первый вход измерител  2, фиксиру  начало временного интервала , пропорционального фазовому сдвигу ср. В момент перехода положительного полупериода измер емого напр жени  U л- через ноль формирующее устройство 12 вырабатывает импульс, поступающий на триггер 18 и на второй вход измерител  2, фиксиру  таким образом временной интервал, пропорциональный фазовому сдвигу ф. Импульс с формирующего устройства 12 опрокидывает триггер 18, последний открывает электронный ключ 22 и иропускает через элемент задержки / к инверсному входу счетчика 8 серию импульсов с выхода умножител  15, задержанных элеf3i |l-, где ментом задержки 7 на врем  ,1 Г„ -тпериод следовани  импульсов в Серии. Этим обеспечиваетс  параллельна  подача двух- серий импульсов, но сдвинутых во времени один относительно другого на Г/2, на оба входа счетчика 8. В момент достижени  заданного уровн  Ux,a,i опорным наор жением t/o и изме1р емым напр жением (,mi и t/хм С/хч„„, где t/9M и UJCA -мгновенные значени  опорного п измер емого напр жений), схемы совпадени  20 и 16 вырабатывают импульс, сбрасывающий соответственно триггер 17 и 18, таким образом заканчиваетс  формирование серий импульсов NI и N2, пропорциональные времени достижени  уровн  Uх,ш обоими напр жени м н соответственно. В момент максимума положительного полуиериода измер емого напр жени  экстремумлетектор 14 вырабатывает импульс, который через элемент, 19, обеспечивающий некоторую минимальную его задержку 32 (дл  четкостг работы счетчика 8 в случае минимального значени  опорного или измер емого иапр жеипй), переключает коммутатор 24, подающий на первый вход сумматора 26 код разности /Vi-.Vo и складывающий его с кодом регистра делител  4, который находитс  на втором входе сумматора. Полученный результат записываетс  и сохран етс  в регистре сумматора до следующего измерительного цикла. Выходной сигнал элемента задержки 19 через элемент 23, имеющий врем  задержки , -1м , где 1 - длительность выходного импульса элемента задержки 19, сбрасывает на ноль счетчик 8, подготавлива  его дл  следующего измерительного цикла, и переключает коммутатор 25, записывающий в регистр делител  4 напр жени . Элемент «НЕ 26 за врем  переключени  коммутатора 24 (врем  складывани  обонх кодов в сумматоре) выключает блок 10. Число разр дов делител  4, су.мматора 26, счетчика 8 выбраиы таким образом, что обеспечиваетс  изменение амплитуды опорного напр женп  t/o в пределах изменени  пзмер емого напр жени f/.v от нул  до максимального значени  с необходимой точностью. Предмет и з о б р е т е и i   Цифровой компенсатор, содержащий цифровой делитель напр жени , подключенный к выходу источника опорного напр женп , формирующие устройства, через которые выходы источников опорного и измер емого наир жеиий подключены к измерителю фазового сдвига с блоком цифровой индикации на выходе, блок цифровой индикации модул  измер емого напр жени , отличающийс  тем, что, с целью расщирени  частотного диапазоиа и повыщени  быстродействи , в него введены врем импульсные преобразователи, первый из которых непосредственно, а второй через элемент задержки подключены ко входам реверсивного счетчика, и арифметическое устройство , входы которого подключены к выходу реверсивного счетчика, выходу цифрового делител  напр жени  и через экстремум-детектор к источнику измер емого напр жен  , а выходы соединены с входом блока цифровой пндикации модул  измер емого иапр жеии , цифрового делител  напр жеип  п входом «сброс пул  реверсивного счетчика; входиервого врем импульсного преобразовател  подключен к выходу цифрового делител  напр жени , а вход второго - к выходу источника измер емого напр женп , однп управл ющие входы врем импульсных преобразователей одключены к выходам формирующих устойств , а другие управл ющпе входы через множитель частоты - к источнику преобразу мого напр жетиш.

UoUa fOMSinuiCOfKl

Фиг.1