SU1225006A2 - Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности - Google Patents
Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности Download PDFInfo
- Publication number
- SU1225006A2 SU1225006A2 SU853856112A SU3856112A SU1225006A2 SU 1225006 A2 SU1225006 A2 SU 1225006A2 SU 853856112 A SU853856112 A SU 853856112A SU 3856112 A SU3856112 A SU 3856112A SU 1225006 A2 SU1225006 A2 SU 1225006A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- duration
- trigger
- output
- pulse
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к радиотехнике . По отношению к осн. авт. св. № 1078607 уменьшаютс нелинейные искажени путем уменьшени уровн паразитных спектральных составл ющих в выходном сигнале. Устр-во содержит два стробируемых преобразовател код- длительность (СПКД)1,2 два ключа 3,4, регулируемый источник тока 5 перемножающий ЦАЛ 6, ЦАП 7, источник стабилизированного напр жени 8,компаратор 9; R5 -триггер 10 и нагрузку 11. Йри наличии R5 -триггера 10 и СПКД 2 строб-импульс .одновременно поступает на управл ющий вход СПКД 1, запуска его своим передним фронтом, и на R -вход RS -триггера 10,-опроки- дьша его, на выходе которого по вл етс логич. .О. Задний фронт выходно го импульса СПКД 1 снова опрокидывает ЯЗ -триггер 10 и на его выходе по вл етс логич, 1 , при этом перепад из О в 1 запускает СПКД 2. За счет введени СПКД 2 и R5-триггера 10 формируетс задержка переднего фронта строб-импульса на управл ющем входе СПКД 2 на врем , которое определ етс значением цифрового сигнала на сигнальном входе СПКД 1.1 ил. пт;
Description
Изобретение относитс к радиотехнике , может быть использовано дл преобразовани одного вида модул ции сигнала в другой содновремет1ым усилением сигнала, например в устройст- 5 вах дл обработки электрических сигналов , и вл етс усовершенствованием изобретени по авт. св. № 1078607.
Цель изобретени уменьшение нелинейных искажений путем уменьше- 10 ни уровн паразитных спектральных составл ющих в выходном сигнале.
На чертеже представлена структурна электрическа схема предложенного устройства преобразовани импульс но-кодовой модул ции в модул цию по длительности.
15
Устройство преобразовани импульс- но-Кодовой модул ции в модул цию по длительности содержит стробируемый преобразователь код-длительность 1, дополнительный стробируемый преобразователь код-длительность 2, первый ключ. 3, второй ключ 4, регулируемьш источник 5 тока, перемножающий цифро- аналоговый преобразователь (ЦАП) 6, дополнительный цифро-аналоговыый преобразователь (ЦАП) 7, источник 8,стабилизированного напр жени , компаратор 9, R6 -триггер 10, нагрузку 11.
Устройство преобразовани импуль- сно-кодовой модул ции в модул цию по длительности работает следующим образом.
При поступлении на сигнальный вход 35 стробируемого преобразовател код- длительность 1 ( И - к) разр дов входного цифрового сигнала п-разр дног о параллельного кода, а на его управл ющий вход - стробирующего импульса, на выходе стробируемого преобразовател код-длительность 1 формируетс импульс, длительность которого пр мо12250062
цифровом входе. Ослабленный сигнал поступает на второй вход компаратора 9, на первый вход которого через второй ключ 4, также управл емый импульсом с выхода стробируемого преобразовател код-длительность 1, поступает импульс напр жени такой же длительности от источника 8 стабилизированного напр жени .
Если эти напр жени не равны, то на выходе компаратора 9 по витс разностное н апр жение, которое, воздейству нарегулируемьй источник 5 тока, изменит напр жение на нагрузке 11. В итоге установитс динамическое равновесие , при этом уровень напр жени на нагрузке 11 при открытом первом ключе 3 соответствует информации 1 разр дов входного цифрового сигнала
20 п-разр дного параллельного кода на цифровом входе перемножающего ЦАП 6, а длительность импульса на нагрузке 11 соответствует информации (n-k) ..разр дов входного цифрового сигнала
25 М -разр дного параллельного кода на сигнальном входе стробируемого преобразовател код-длительность 1,следовательно , обеспечиваетс и -разр дное преобразование сигнала на наг30 рузке 11.
За счет маломощности второго ключа 4 требовани к нему значительно облегчены. При этом используетс код с плавающей зап той (линейна часть) (n-k) разр дов, а t разр дов определ ют их вес, т.е. место зап той), в котором k п , в св зи с этим разр дность перемножающего ЦАП 6 значительно меньше разр дности
0 устройства преобразовани импульсно- кодовой модул ции в модул цию по длительности , а этом позвол ет повысить его разр дность даже при использовании простого относительно малоразр дпропорциональна величине поступившей ,.„„ „ « .. j ного стробируемого преобразовател
информации. Этот импульс при отсутст- ,
Ос, ..,код-длительность 1, что в свою очевии К5 -триггера 10 и дополнительного
,.редь, позвол ет уменьшить нелинейные
стробируемого преобразовател код- длительность 2 поступает на управл ющий вход первого ключа 3, который подключает регулируемый источник 5 то- 50 ка к нагрузке 11, импульс с которой поступает на аналоговый вход перемножающего ЦАП 6, на цифровой вход которого поступает К разр дов входного
искажени при повьшении уровн выходного сигнала.
При наличии дополнительного ЦАП 7 в регулируемом источнике 5 тока обеспечиваетс предварительна установка нужной области рабочей характеристики (за счет воздействи сигцифрового сигнала п-разр дного па- 55 нала с выхода дополнительйого ЦАП 7)
раллельного кода. Перемножающий ЦАП 6 осуществл ет ослабление сигнала в соответствии с информацией на его
определ в первом приближении нужный уровень напр жени на нагрузке 11. При этом петл отрицательной обискажени при повьшении уровн выходного сигнала.
При наличии дополнительного ЦАП 7 в регулируемом источнике 5 тока обеспечиваетс предварительна установка нужной области рабочей характеристики (за счет воздействи сигопредел в первом приближении нужный уровень напр жени на нагрузке 11. При этом петл отрицательной обратной св зи - перемножающий ЦАП 6, компаратор 9 с источником 8 стабилизированного напр жени и вторым ключом 4, регулируемый источник 5 тока будет работать в малом диапазоне из- менений уровней, что приводит к повышению быстродействи , а следовательно , к снижению искажений импульса напр жений в нагрузке 11 и соответственно к уменьшению уровн побочных спектральных составл ющих.
При наличии R5 -триггера 10 и дополнительного стробируемого преобразовател код-длительность 2,. строб- импульс поступает на управл ющий вход стробируемого преобразовател код-длительность 1 и своим передним фронтом запускает его. Одновременно строб-импульс поступает на R -вход RS -триггера 10. С его приходом RS- триггер 10 опрокидываетс и на его выходе по вл етс логический нуль.
Длительность импульса ( ) на выходе стробируемого преобразовател код-длительность t определ етс циф- ровой информацией на его сигнальном входе. Задний фронт импульса поступающего с выхода стробируемого преобразовател код-длительность 1, снова опрокидывает RS -триггер 10, в ре- зультате чего на его выходе по вл етс логическа единица. Передний фронт импульса на выходе R5 -.триггера 10 перепад из О в 1 запускает дополнительный стробируемый преобра- зователь код-длительность 2, т.е. за счет введени дополнительных элементов формируетс задержка ( ) переднего фронта строб-импульса на управл ющем входе дополнительного стробируе- мого преобразовател код-длительност 2 на врем ,которое определ етс значением цифрового сигнала на сигнальном входе стробируемого преобразовател код-длительность 1.
В отличие от дополнительного стробируемого преобразовател код-длительность 2, у которого длительность импульса на выходе соответствует N () гДб число, определ - емое (n-k) разр дами входного цифрового сигнала, в стробируемом преобразователе код-длительность 1 длительность выходного импульса соответ ММКЛ - Л|Ь|LI
ствует , где максимальное возможное (n-k) разр дное число.
Схема реализации стробируемых преобразователей , код-длительность 1 и 2 одна и та же, например оба могут быть выполнены на счетчиках, но если в Дополнительном стробируемом преобразователе код-длительность 2 используютс вычитающие счетчики, то в стробируемом преобразователе код-длительность 1 счетчики суммирующие. Дл идентичности схем целесообразно использовать реверсивные счетчики, тогда изменение режима работы счетчика в стробируемом преобразователе код- длительность 1 по сравнению с дополнительным стробируемым преобразователем код-длительность 2 на противоположный дает длительность импульса на выходе стробируемого преобразовател код-длительность 1, соответствующую (N;«aKf- N), а деление этой велиN
МЧКС
-N
-)осучины на 2 (получение
ществл етс сдвигом (ti - k) разр дного входного цифрового сигнала на сигнальном входе стробируемого преобразовател код-длительность 1 на разр д вправо.
Рассто ни между центрами импульсов на выходе предлагаемого устройства преобразовани импульсно-кодовой модул ции в модул цию по длительности точно равны периоду дискретиза- Hifa.
(Т)
Claims (1)
- Формула изобретениУстройство преобразовани импульс- но-кодовбй модул ции в модул цию по, длительности по авт. св. № 1078607, отличающеес тем, что, с целью уменьшени нелинейных искажений путем уменьшени уровн паразитных спектральных составл ющих в выходном сигнале, выход стробируемого преобразовател код-длительность соединен с управл ющими входами первого и , второго ключей через введенные последовательно соединенные R6 -триггер и дополнительный стробируемый преобразователь код-длительность, при этом .,f -вход , RS -триггера соединен с управл ющим входом стробируемого преобразовател код-длительность, а сигнальный вход дополнительного стробируемого преобразовател код-длительность соединен с сигнальным входом стробируемого преобразовател код-длительность .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853856112A SU1225006A2 (ru) | 1985-03-01 | 1985-03-01 | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853856112A SU1225006A2 (ru) | 1985-03-01 | 1985-03-01 | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1078607 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1225006A2 true SU1225006A2 (ru) | 1986-04-15 |
Family
ID=21163032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853856112A SU1225006A2 (ru) | 1985-03-01 | 1985-03-01 | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1225006A2 (ru) |
-
1985
- 1985-03-01 SU SU853856112A patent/SU1225006A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР. № 1078607, кл. Н 03 К 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1225006A2 (ru) | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности | |
US4851844A (en) | D/A converter with switched capacitor control | |
SU1078607A1 (ru) | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности | |
JP3016094B2 (ja) | 2重積分型ad変換器 | |
SU497724A2 (ru) | Многоканальный аналого-цифровой преобразователь | |
SU661465A1 (ru) | Цифрова сейсмичека станци | |
SU395875A1 (ru) | Аналого-цифровой преобразователь | |
SU1381716A1 (ru) | Дельта-кодер | |
SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
KR930008334Y1 (ko) | 전자식 건반악기의 음량 조절장치 | |
SU714427A1 (ru) | Программно-управл емый фунциональный преобразователь | |
SU1107275A1 (ru) | Усилитель мощности | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
JPS6139728A (ja) | デジタル・アナログ変換装置 | |
SU1008901A1 (ru) | Аналого-цифровой преобразователь | |
SU767968A1 (ru) | Преобразователь напр жени в код | |
SU1520657A1 (ru) | Аналого-цифровой преобразователь | |
SU606205A1 (ru) | Аналого-цифровой преобразователь | |
SU1494201A1 (ru) | Умножитель частоты | |
SU1425813A1 (ru) | Цифроаналоговый фазовращатель | |
SU1275483A1 (ru) | Аналого-цифровое интегрирующее устройство | |
JPS6022681Y2 (ja) | ディジタル・アナログ変換器 | |
GB1199989A (en) | Improvements in or relating to Coders | |
SU1309086A1 (ru) | Аналоговое запоминающее устройство | |
SU628612A1 (ru) | Цифро-аналоговый преобразователь |