SU1224989A1 - Устройство дл формировани серий импульсов - Google Patents
Устройство дл формировани серий импульсов Download PDFInfo
- Publication number
- SU1224989A1 SU1224989A1 SU843766687A SU3766687A SU1224989A1 SU 1224989 A1 SU1224989 A1 SU 1224989A1 SU 843766687 A SU843766687 A SU 843766687A SU 3766687 A SU3766687 A SU 3766687A SU 1224989 A1 SU1224989 A1 SU 1224989A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- input
- counter
- pulse
- memory block
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматического управлени аналого-цифровым преобразованием . Цель изобретени - расширение функциональных возможностей. Устройство содержит блоки 1,2 и 7 пам ти , управл емый делитель 3 частоты с входом 4 управлени и со счетным входом 5, генератор 6 опорных импульсов , счетчик 8 импульсов со счетным входом 9 и с входом 10 установки в нулевое положение, цифровой компаратор 1 1 , элеме} т И 12 и счетчик 13 пачек импульсов. Блок 2 пам ти и управл емый делитель 3 частоты образуют управл емый формирователь тактовых импульсов. Введение в устройство блоков пам ти, управл емого делител частоты, цифрового компаратора и образование новых св зей между элементами устройства позволило программно измен ть количество импульсов , частоту их следовани и закон ее изменени дл каждой пачки, Длительность каждой паузы между пачками , количество пачек в каждой серии, длительность каждой паузы между сери ми, количество серий, частоту следовани серий и закон их изменени в потоке. 1 ил. (Л
Description
1
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматического управлени аналого-цифровым преобразованием .
Цель изобретени - расширение функциональных возможностей путем .программного изменени количества импульсов, частоты следовани импул сов и закона ее изменени дл каждо пачки, длительности каждой паузы между пачками, количества пачек в каждой серии, длительности каждой паузы между сери ми, количества серий, частоты следовани серий и закона ее изменени в потоке.
На чертеже представлена функциональна схема устройства дл формировани серий импульсов.
Устройство содержит первый блок 1 пам ти, второй блок 2 пам ти, управл емый делитель 3 частоты, вхо ДЬ1 4 управлени управл емого делител 3 частоты, счетный вход 5 управл емого делител 3 частоты, генератор 6 опорных импульсов, третий блок 7 пам ти, счетчик 8 импульсов, счетный вход 9 счетчика 8 импульсов вход 10 установки в нулевое состо ние счетчика 8 импульсов, цифровой компаратор II, элемент И 12, счетчи 13 пачек импульсов. Выход блока пам ти соединен с первым входом элемента И 12, второй вход которого соединен со счетньгм входом 9 счетчика 8 импульсов и с выходом управл емого делител 3 частоты. Вход 10 установки в нулевое состо ние счетчика 8 соединен с выходом цифрового компаратора 11 и счетным входом счетчика 13 пачек импульсов, выходы которого соединены с адресными входами блока 1 пам ти, блока 2 пам ти и блока 7 пам ти, выходы которого соединены с первыми входам цифрового компаратора I, вторые входы которого соединены с выходами счетчика 8. Выходы блока 2 пам ти соединены с входами 4 управлени управл емого делител 3 частоты, счетный вход 5 которого соединен с выходом генератора 6.опорных импульсов .
Устройство работает следугоп(им образом.
Блок 2 пам ти и управл емый делитель 3 частоты образуют управл 249892
емый формирователь тактовых импульсов .
Управл емый формирователь такто- вьк Ш тульсов совместно с генератоS ром 6 опорных импульсов предназначен дл непрерьшного или в течение заданного времени формировани тактовых импульсов с программно измен емым периодом, которые используютс
10 дл формировани пачки импульсов или паузы между пачками. Блок 1 пам ти и элемент И 12 предназначены дл идентификации пачки или паузы. Блок 7 пам ти, счетчик 8 импульсов,
15 счетчик 13 пачек импульсов и цифровой компаратор 11 предназначены дл формировани пачек импульсов с заданным количеством импульсов в каж- .дой пачке и пауз между пачками с
20 заданным интервалом времени дл каждой паузы.
Управл емый делитель 3 частоты
может быть выполнен на последова тельно соединенных делител х-,
2S частоты и мультиплексоре. Выходы всех делителей частоты подключаютс к информационным входам мультиплексора , причем нулевой вход мультиплексора остаетс свободным. Генератор 6
30 опорньгх импульсов подключаетс к входу первого делител частоты. На управл ювщй вход мультиплексора подаетс код с выхода блока 2 пам ти. Предварительно в каждую чейку блока 7 пам ти заноситс информаци о количестве импульсов в каждой пачке или о длительности каждой паузы между пачками, в соответствующие чейки блока 1 пам ти заноситс в соответ35
ствии с заданием логическа единица (признак пачки импульсов), или логический нуль (признак паузы, т.е. отсутстви пачки), а в каждую чейку блока 2 пам ти заноситс информаци о частоте следовани импульсов в
соответствующей пачке импульсов, формирующих соответствующую паузу. В исходном состо нии счетчик 13 пачек импульсов находитс в нулевом состо нии, указьша на нулевую чей
ку блоков 1,2 и 7 пам ти.
По команде Старт (поступает от внешнего устройства) включаетс генератор 6 опорных импульсов, им- пульсы с выхода которого поступают на счетный вход 5 управл емого делител 3 частоты. При этом коэффициент делени управл емого делител 3 час
тоты определ етс числом, записанным в нулевую чейку блока 2 пам ти. Импульсы с выхода управл емого делител 3 частоты заполн ют счетчик 8 импульсов по счетному входу 9 и одновременно поступают на один из входов элемента И 12, на другой вход которого поступает признак пачки импульсов, записанный в нулевую чейку блока 1 пам ти. Если указанный признак пачки импульсов равен логической единице, то импульсы с выхода управл емого формировател проход т на выход элемента И 12, который одновременно вл етс выходом устройства дл формировани серий импульсов, вследствие чего на указанном выходе формируетс пачка импульсов . Если признак пачек импульсов , расположенный в нулевой чейке блока 1 пам ти, равен логическому нулю, то элемент И 12 будет закрыт и на выходе устройства будет формироватьс пауза, длительность которой определ етс трем числами, записан- ными соответственно в нулевые чейки блоков I,2 и 7 пам ти. При достижении равенства содержимого счетчика 8 импульсов и содержимого нулевой чейки блока 7 пам ти цифровой компа ратор 11 вырабатывает импульс, который устанавливает счетчик 8 импульсов по входу 10 в нулевое состо ние и производит инкремент счетчика 13 пачек импульсов, вследствие чего данный счетчик 13 в следующем цикле адресует первую чейку блоков 1, 2 и 7 пам ти. При этом описанный процесс повтор етс до тех пор, пока не будут опрошены все чейки блоков 1, 2 и 7. пам ти. Если в последней чейке блока 2 пам ти записана команда. Стоп, то процесс формиро
Составитель Ю.Сибир к Редактор И.Сегл ник Техред Л.Олейник Корректор А.Зимокосов
1963/57
Тираж 816Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5
.Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4
20 25 зо 49894
вани потока импульсов прекращаетс . В .противном .случае формируетс бесконечное количество потоков, импульсов с фиксированной структурой потока. Команда Стоп имеет нулевой код, при этом импульсы на выходе управл емого делител 3 частоты отсутствуют.
20 25 зо
Claims (1)
10 Формула изобретени
Устройство дл формировани серий импульсов, содержащее генератор опорных импульсов, элемент И, счетчик импульсов и счетчик пачек импульсов , отличающеес тем, что, с целью расширени функциональных возможностей, в него введены первьй, второй, третий блоки пам ти, управл емьш делитель частоты, цифро-- вой компаратор, причем выходы первого блбка пам ти соединены с первым входом элемента И, второй вход элемента И соединен с выходом упраБ л емого делител частоты и йчетным входом счетчика импульсов, вход , установки в нулевое состо ние которого соединен с выходом цифрового компаратора и счетным входом счетчика пачек импульсов, выходы счетчика пачек импульсов соединены с адресными входами первого, второго и третьего блоков пам ти, выходы второго блока пам ти соединены с управл ющими входами управл емого делител частоты, счетный вход которого соединен с выходом генератора опорной частоты, выходы третьего блока пам ти соединены с первыми входами цифрового компаратора, а вторые входы цифрового компаратора соединены с выходами счетчика импульсов .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843766687A SU1224989A1 (ru) | 1984-07-04 | 1984-07-04 | Устройство дл формировани серий импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843766687A SU1224989A1 (ru) | 1984-07-04 | 1984-07-04 | Устройство дл формировани серий импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1224989A1 true SU1224989A1 (ru) | 1986-04-15 |
Family
ID=21129079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843766687A SU1224989A1 (ru) | 1984-07-04 | 1984-07-04 | Устройство дл формировани серий импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1224989A1 (ru) |
-
1984
- 1984-07-04 SU SU843766687A patent/SU1224989A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 949783, кл. Н 03 К 3/64, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1224989A1 (ru) | Устройство дл формировани серий импульсов | |
SU1314324A1 (ru) | Устройство дл генерировани цифровых сигналов | |
JPS6094525A (ja) | 時分割パルスパタ−ンジエネレ−タ | |
SU1529420A2 (ru) | Устройство дл формировани серий импульсов | |
SU560329A1 (ru) | Устройство воспроизведени частоты входного сигнала | |
SU1485407A1 (ru) | Многоканальный программируемый преобразователь код - фаза | |
SU1290497A1 (ru) | Программируемый формирователь сложной функции | |
SU1347165A1 (ru) | Генератор псевдослучайной последовательности | |
SU1330732A1 (ru) | Генератор кодовых последовательностей | |
SU1238085A2 (ru) | Устройство дл контрол цифровых узлов | |
SU496669A1 (ru) | Формирователь временного интервала | |
SU1596454A1 (ru) | Управл емый делитель частоты импульсов | |
SU690434A1 (ru) | Устройство дл измерени серии временных интервалов | |
SU1019611A1 (ru) | Устройство задержки импульсов | |
SU1723656A1 (ru) | Программируема лини задержки | |
SU1587501A1 (ru) | Генератор нестационарного случайного импульсного процесса | |
SU1246769A1 (ru) | Генератор потока дискретных величин | |
SU1356179A1 (ru) | Делитель частоты периодических сигналов сложной формы | |
SU1133646A1 (ru) | Цифровой генератор синусоидальных колебаний | |
SU1626159A1 (ru) | Устройство дл одновременного наблюдени @ -цифровых сигналов на экране осциллографа | |
SU1144107A1 (ru) | Многоканальный микропрограммный умножитель частоты | |
SU1464165A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
SU1184077A1 (ru) | Многоканальный формирователь серий импульсов | |
SU1003025A1 (ru) | Программно-временное устройство | |
SU1386996A1 (ru) | Устройство дл имитации информационных каналов |