SU1224807A1 - Device for determining period of reconditioning technical object with dependent failures - Google Patents
Device for determining period of reconditioning technical object with dependent failures Download PDFInfo
- Publication number
- SU1224807A1 SU1224807A1 SU843792527A SU3792527A SU1224807A1 SU 1224807 A1 SU1224807 A1 SU 1224807A1 SU 843792527 A SU843792527 A SU 843792527A SU 3792527 A SU3792527 A SU 3792527A SU 1224807 A1 SU1224807 A1 SU 1224807A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- node
- elements
- blocks
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к области контрол . Изобретение позвол ет определить количество разнотипных запасных блоков дл технических объектов с зависимыми отказами в результате расчета и отображени значени гарантированной веро тности обеспечени работоспособного сос .то ни при наличии одного, двух И запасных блоков каждого типа с учетом суммарной интенсивности их зависимых отказов. Под действием управл юпщх сигналов с дешифратора 9 и с регистра 12j в котором записана I - строка матрицы достижимости отказов, указывающей в каких блоках произойдут отказы после отказа f-го блока, ключи 13j -13 пропускают на соответствующие сумматоры , записанное в блоке значение интенсивности отказов ; -го блока. По прохождении сигнала с i (Л ю ю 4 ооThis invention relates to the field of control. The invention makes it possible to determine the number of different types of spare blocks for technical objects with dependent failures as a result of calculating and displaying the value of the guaranteed likelihood of ensuring operable condition in the presence of one, two AND spare blocks of each type taking into account the total intensity of their dependent failures. Under the action of the control signals from the decoder 9 and from the register 12j in which I is written, the row of the reachability matrix indicates which blocks will fail after the failure of the f-th block, the keys 13j-13 are passed to the corresponding adders, the failure rate recorded in the block ; th block. By passing the signal with i (L you y 4 oo
Description
последнего выхода дешифратора содержимое сумматоров 2j равно суммарной интенсивности зависимых отказов j -го блока А j . В результате сравнени в блоках 16, опреде л етс номер узла задани гарантированной веро тности, соответствую1the last output of the decoder content of adders 2j is equal to the total intensity of the dependent failures of the j -th block And j. As a result of the comparison, in blocks 16, the node number of the assignment of guaranteed probability is determined, corresponding to 1
Изобретение относитс к вычислительной технике и может быть использовано при исследовании случайных процессов, например дл определени достаточного количества запасных блоков, обеспечивающих с гарантированной веро тностью работоспособное состо ние технического объекта.The invention relates to computing technology and can be used in the study of random processes, for example, to determine a sufficient number of spare blocks that ensure the operational state of a technical object with guaranteed probability.
Цель изобретени - расширение функциональных возможностей устройства путем обеспечени возможности определени количества разнотипных запасных блоков дл технических объектов с зависимьми отказами.The purpose of the invention is to expand the functionality of the device by making it possible to determine the number of different types of spare blocks for technical objects with dependent failures.
Сущность изобретени заключаетс в том, что дл технического объекта с известными зависимост ми отказов между блоками определ етс интенсивность отказов блоков как сумма собственной интенсивности отказов (Л;) и интенсивностей отказов други блоков (в том числе jn, отказы которых приведут к отказу i -го блока , т.е.The essence of the invention is that for a technical object with known dependencies of failures between blocks, the failure rate of the blocks is determined as the sum of the own failure rate (L;) and the failure rates of other blocks (including jn, which failures will lead to failure of the i-th block, i.e.
-А Л; +.., Я j +... + Л .-A L; + .., I am j + ... + l.
Затем, при известной длительности эксплуатации (Т) определ етс значение Т и отображаетс гарантированна веро тность обеспечени работоспособного состо ни при наличии в комплекте запаса, одного,двух, ....,.., п блоков за врем эксплуатации , равное Т,Then, at a known operating time (T), the value of T is determined and the guaranteed probability of ensuring a healthy state with a stock of one, two, ...., .., n blocks during operation, equal to T, is displayed
На фиг.1 представлена структурна схема устройства, на фиг.2 - структурна схема задатчика гарантированной веро тности.Fig. 1 shows a block diagram of the device, Fig. 2 shows a block diagram of a setter of guaranteed probability.
Устройство содержит коммутаторы ); отказов, сумматоры , каналы 3,-Зк вычислени гарантированной веро тности,.цифроаналоговые преобразователи 4,-4у., блок 5 источников посто нного напр жени , блок 6 задани посто нного коэффициента.The device contains switches); failures, adders, channels 3, -3k, calculation of guaranteed probability, digital-to-analog converters 4, -4., block 5 of constant voltage sources, block 6, setting a constant coefficient.
12248071224807
щий значению Т , где Т - период эксплуатации технического объекта.Сре- ACTsaMtii индикации отображаетс гарантированна веро тность обеспечени работоспособного состо ни при наличии от одного до п запасных блоков л -го типа. 3 ил.T value, where T is the period of operation of a technical object. The indication indicator is displayed in the ACTsaMtii. The guaranteed probability of working condition in the presence of from one to n spare blocks of the lth type is displayed. 3 il.
генератор 7 импульсов, счетчик 8 и дешифратор 9,7 pulse generator, counter 8 and a decoder 9,
Коммутатор 1 отказов содержит элемент 10 задержки, счетчик 11, ре- гистр 12 и ключи 13.-13.,Failure switch 1 contains delay element 10, counter 11, register 12 and keys 13.-13.,
т лt l
Блок 3 вычислени гарантированной веро тности содержит элемент 14 умножени , распределитель 15 сигна- .пов, элементы 16,-16 сравнени , узлы 17,-17 задани гарантированной веро тности и элементы 18,-18 ин fDHThe guaranteed probability calculation block 3 contains a multiplication element 14, a signal-distribution valve distributor 15, comparison elements 16, -16, guaranteed probability assignment nodes 17, -17 and elements 18, -18 and fDH
дикации,.diction ,.
Узел 17 задани гарантированной веро тности содержит блок 19 задани посто нных коэффициентов, элементы И , аналого-цифровые преобразователи 21,-21 и дешифраторы 22,-22„.The guaranteed probability setting node 17 contains a block 19 of setting constant coefficients, AND elements, analog-digital converters 21, -21 and decoders 22, -22 ".
Устройство работает следующим образом.The device works as follows.
В счетчики 11,-11 к по счетным входам записываютс коды, значени которых пропорциональны интенсивCodes whose values are proportional to the intensity of
ност м отказов олоков ,. д технического объекта дл которого определ етс ресурс восстановлени . Эти же коды занос тс в соответствующие сумматоры .. В регистры 12,-12| построчно заноситс матрица достижнмостей отказов блоков технического объекта. В блоке 16 устанавливаетс напр жение, пропорциональное времени эксплуатации технического объекта с гарантированной веро тностью безотказной работы. На i -м выходе блока 5 напр жение пропорционально 1 1,m. Как правило, дл инже- .нерной прак1ики5 ограничиваютс значени ми ЛТ 10. На выходах блоковMast of failure bounces,. The technical object for which the recovery resource is determined. These codes are entered into the corresponding adders .. In registers 12, -12 | the matrix of failures of blocks of a technical object is entered line by line. In block 16, a voltage is established proportional to the operating time of the technical object with a guaranteed probability of failure-free operation. At the i-th output of block 5, the voltage is proportional to 1 1, m. As a rule, for an inerner practice, 5 is limited by the values of LT 10. At the outputs of the blocks
19 напр жени U . лг пропорциональны гарантированным веро тност м при определенных значени х -J дл раз- ,гшчного количества запасных блоков 2, 2 17 .19 voltage U. n are proportional to the guaranteed probabilities at certain values of -J for a different, common number of spare blocks 2, 2.
С выхода генератора 7 первый импульс поступает в счетчик 8. На первом выходе дешифратора 9 по вл етс потенциал логической единицы, который поступает на первые управл ю- гцие входы ключей 13,-ТЗ, коммутатора 1j, а также через элемент 10 на управл ющий вход счетчика 11. В регистре 12 записана перва строка матрицы достижимостей отказов блоко технической системы, т.е. единицы в разр дах, соответствующих номерам тех блоков, в которых произойдут отказы после отказа первого блока. Следовательно, открыты те ключи , которые по номеру совпадаю с разр дами регистра 12, в которых записаны единицы. Через врем , равное времени задержки элемента 1.0, информаци со счетчика 11, поступит на первые входы тех сзтматоров 2,- , которые совпадают по номеру с открытыми ключами . В исходном состо нии в эти сумматоры уже было занесено значение интенсивнос- тей собственных отказов соответствующих блоков. С этими значе ни ми интенсивностей отказов - i 1,к суммируетс интенсивность отказа первого блока , дл тех блоков, которые откажут после его выхода из стро . После записи с генератора 7 второго импульса в счетчик 8 на первом выходе дешифратора 9 и на первых управл ющих входах ключей 13, коммутатора 1, присутствует потенциал логического нул , и с его выходов информаци в процессе дальнейшей работы устройства на входы сумматора.- 2,-2 не поступает. Потенциал логической единицы с второго выхода дешифратора 9 поступает на первые управл ющие входы ключей 13,-13 коммутатора 1. На вторые управл ющие входы этих ключей подаютс потен циалы логической единицы с тех разр дов регистра 122, которые совпадают по номеру с блоками технического объекта, отказавшими после отказа второго блока. Через врем , равное времени задержки блока 10, информаци со счетчика llj (т.е. Л2) поступит на первые входы тех сумматоров 2,-2,, которые совпадают с открытыми ключами 13;,-13From the output of the generator 7, the first pulse enters the counter 8. At the first output of the decoder 9, the potential of the logical unit appears, which is fed to the first control inputs of the keys 13, -TZ, switch 1j, and also through element 10 to the control input counter 11. In register 12, the first row of the failures reachability matrix of the technical system block is written, i.e. units in bits corresponding to the numbers of those blocks in which failures will occur after the failure of the first block. Consequently, those keys are opened that coincide in number with the bits of register 12 in which the units are written. After a time equal to the delay time of the element 1.0, information from the counter 11, will go to the first inputs of those ctmators 2, - that match the number with the public keys. In the initial state, the value of the intensities of their own failures of the corresponding blocks was already entered into these adders. With these values of failure rates, i 1, k, the failure rate of the first block is summed for those blocks that fail after it goes out of order. After recording the second pulse from the generator 7 into the counter 8, the potential of the logical zero is present on the first output of the decoder 9 and on the first control inputs of the keys 13, switch 1, and from its outputs the information in the process of further operation of the device to the inputs of the adder. 2 does not arrive. The potential of the logical unit from the second output of the decoder 9 is fed to the first control inputs of the keys 13, -13 of the switch 1. The second control inputs of these keys are supplied to the potentials of the logical unit from those bits of the register 122, which coincide in number with the blocks of the technical object, failed after the failure of the second block. After a time equal to the delay time of block 10, the information from the counter llj (i.e., L2) goes to the first inputs of those adders 2, -2, which coincide with the public keys 13;, - 13
кto
В дальнейшем устройство работает аналогично.In the future, the device works similarly.
Значени интенсивностей отказов i преобразованные в блоках цThe values of failure rates i converted in blocks
в т in t
2020
в аналоговую форму, поступают на первый вход блоков 14,-14, где. происходит вычисление значений . С помощью распределител 15 осуществл етс поочередное подключение выхода элемента 14 к входам элементов 16|-16. Пор док подключени элементов сравнени определ етс значени ми величин напр жений, подаJQ ваемых на их входы от блока 5. Подключение начинаетс с элемента сравнени с наибольшим номером, т.е. 16, у которого на втором информационном входе наибольшее напр жение,in analog form, arrive at the first input of blocks 14, -14, where. the values are calculated. Using the distributor 15, the output of element 14 is alternately connected to the inputs of elements 16 | -16. The order of connecting the comparison elements is determined by the values of the voltages applied to their inputs from block 5. The connection starts with the comparison element with the highest number, i.e. 16, which has the highest voltage at the second information input,
JC затем подключаетс элемент 1 1 „,., и т.д., до тех пор пока напр жение на первом информационном входе ч-го элемента сравнени не превысит напр жение на его втором информационном входе. В этом случае на выходе элемента сравнени по вл етс потенциал логической единицы, котора подаетс на управл ющие входы элементов 20 i -го узла задани гарантирован25 ной веро тности. Напр жени с выходов блоков 19, пропорциональные значени м гарантированной веро тности дл случа л.Т и 2 1,п, поступают на преобразователи 21. С их выходов код поступает на входы дешифраторов 22, где дешифруетс и поступает на соответствующие цифровые индикаторы 18 1-го столбца матрицы , где и происходит отображение гарантированной веро тности обеспе35 чени работоспособного состо ни JC then connects element 1 1 ",., Etc., so long as the voltage at the first information input of the 4th reference element does not exceed the voltage at its second information input. In this case, at the output of the comparison element, the potential of a logical unit appears, which is fed to the control inputs of the elements of the 20th i task setting node with guaranteed 25% probability. Voltages from the outputs of the blocks 19, proportional to the values of the guaranteed probability for the case T. and 2 1, n, are fed to the converters 21. From their outputs, the code goes to the inputs of the decoders 22, where it is decoded and fed to the corresponding digital indicators 18 1- column of the matrix, where the display of the guaranteed probability of ensuring the operational state
при наличии одного, двух,..., и запасных блоков дл случа XT-i.with one, two, ..., and spare blocks for the case of XT-i.
Техническое преимущество изобретени по сравнению с прототипомTechnical advantage of the invention compared to the prototype
заключаетс в обеспечении возможности определени гарантированной веро тности работоспособного состо ни на заданном интервале времени при наличии в комплекте запаса од ного,, и запасных блоков дл is to ensure the possibility of determining the guaranteed likelihood of a healthy state at a given interval of time with a stock of one ,, and spare blocks for
технических объектов с зависимыми отказами.technical objects with dependent failures.
Положительный эффект заключаетс в повьш1ении точности определени дос50 таточного числа запасных блоков дл сложных технических объектов, что приводит к повьш1ению их производительности на заданном интервале времени.A positive effect is to increase the accuracy of determining the sufficient number of spare blocks for complex technical objects, which leads to an increase in their performance over a given time interval.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843792527A SU1224807A1 (en) | 1984-09-18 | 1984-09-18 | Device for determining period of reconditioning technical object with dependent failures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843792527A SU1224807A1 (en) | 1984-09-18 | 1984-09-18 | Device for determining period of reconditioning technical object with dependent failures |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1224807A1 true SU1224807A1 (en) | 1986-04-15 |
Family
ID=21139198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843792527A SU1224807A1 (en) | 1984-09-18 | 1984-09-18 | Device for determining period of reconditioning technical object with dependent failures |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1224807A1 (en) |
-
1984
- 1984-09-18 SU SU843792527A patent/SU1224807A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СС.СР № 752386, кл. G 06 F 15/46, 1980. Авторское свидетельство СССР № 1120368. кл. G 06 F 15/46, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2849704A (en) | Data processing system | |
US3493958A (en) | Bipolar analog to digital converter | |
US4361831A (en) | Analog-digital converter utilizing multiple ramp integrating techniques | |
SU1224807A1 (en) | Device for determining period of reconditioning technical object with dependent failures | |
SU1298743A1 (en) | Random process generator | |
SU1197079A1 (en) | Analog-to-digital converter | |
SU739532A1 (en) | Device for computing difference between two n-bit numbers | |
US2927312A (en) | Analog-to-digital converter system | |
SU1413633A1 (en) | Device for digital inspection of electronic circuits | |
SU917336A1 (en) | Multichannel voltage-to-number converter | |
SU1423730A2 (en) | Apparatus for measuring depth parameters of oil well | |
SU943216A1 (en) | Device for measuring individual time intervals | |
SU930650A2 (en) | Follow-up analogue-digital converter | |
SU1280598A1 (en) | Multichannel microprogram counter | |
US3028087A (en) | Numeric multiplier system | |
SU1335990A1 (en) | Device for computing exponent of exponential function | |
SU1226495A1 (en) | Device for simulating linear programming problems | |
SU955210A1 (en) | Memory unit checking device | |
SU790285A1 (en) | Analogue-digital converter | |
SU382141A1 (en) | DEVICE FOR RECORDING ON A MAGNETIC DRUM "-SOLVEAD BINARY CODES FOR L 'GROUPS | |
SU1374237A1 (en) | Device for determining graph parameters | |
SU1179533A1 (en) | Analog-to-digital converter | |
SU839057A1 (en) | Multichannel rulse distributor | |
SU1300459A1 (en) | Device for sorting numbers | |
SU767842A1 (en) | N-digit count-and-shift device |