Claims (4)
Эта цель достигаетс тем, что в устройстве дл вычислени разности двух п-разр дных чисел, содержащем счетчики-регистры уменьшаемого и вычитаемого, генератор импульсов, триггер и элементы И, входы счетчиКов регистров вычитаемого соединены с первым выходом генератора импульсов, выход 5-го ( х1, ...,п) счетчика739532 регистра вычитаемого соединен с еди ннчньам . входом i-го триггера первой группы /триггеров, нулевой выход ко торого подключен к первому входу элемента И первой группы, второй вх которого соединен со вторым выходом генератора импульсов, а выход - со входом 1-го счетчика-регистра умень шаемого, выход которого подключен к единичному входу i -го второй группы триггеров, единичный выход которого подключен к первому входу I-го элемента И второй группы выход которого .подключен ко входу ( i -1)-го счетчика-регистра 5 1ёньша мого. Нулевые йходы всех триггеров ;BTot ie входы элементов И второй гру ййй дополнительный вход i-ro счетчика-регистра уменьшаемого подключе на к третьему выходугенератора импульсов . Такое выполнение устройства ,позвол ет производить ВЕ читание двух Многоразр дных чисел в обратном коде. Врем выполнени операции вычитани определ етс основанием выбранной систеавл счислени .и не Г§ §Йдйт от разр дное™чйсёлГ Начертеже изображена схема тррйства дл вычислени разности двух и-разр дных чисел, . .Устройство содержит и счетчикрвгрегистров 1 вычитаетюго, входы которых соединены с первым выходом гё нёрат6 ра 2 импуль сов. Вых од i - г о (lel-n) счетчика-регистра 1 соединен ст -первьм входом -го ( « 1-п) ТЕдаггёра 3, выход которого соединен с первьам входом i-го ( 1-г ) элемента И 4 первой группы. Второй вход -го { J ) элемента И 4 соеди:неи со вторвдй вЫХодЬМ гёйератора 2/ а выход т с первым входом (- -го (. « 1,..., и ) счётчика-регй ipa 5 уменьшаемого. Выход i-го ( i 2,...,п ) счетчика-регистра 5 соединен с первым входом (i -1)-го {« а2,...,11 ) триггера 6, выход которого соединен с первым входом . (V -1)-го ( 9 2,. ..,п ) элёК ёнта И 7 второй группы. Выход (t -1)-го , { s2f...r п ) элемента И 7 соедине со втдрь входом 1 -го ( 1,...,п счетчика-регистра 5 уменьшаемого, а Третий вЕЛсдд тенератора 2 соединен вторыми входами триггеров, со вторы входом и-гр счетчика 5 и со вт015Ш -го ( al,..., ) элемента И 7. Количество состо ний счетчиковрегйстрбр 1 и 5 равно основанию выб раннрЙ системы й исленй . . .Устройство работает следующим об разом. В исходном состо нии в счётчиках регистрах 1 поразр дно записано зна чение вычитаемого, а в счетчикахрегистрах 5 - значение уменьшаемого б. разр ди записаны собтзвётст|венно в счетчиках-регистрах i-j и 5«i На выходах триггеров 6 наход тс . запрещающие потенциалы, а на. выходах триггеров 3 - разрешающие. Дл осуществлени операции вычитани генёратбр 2 вырабатывает пачки HMnyjibcoB. Количество импуйьсо.в на первом.выходе- генератора 2 равно основанию выбранно.й системы счислени . Пачка импульсов на втором выходе енератора 2 формируетс путем поглощени первого импульса в первой пач.ке. С выхода генератора 2 снимаетс один импульс после окончани абеих пачек с первых выходов. . Дл определенности примем, что состо ние счетчика-регистра 1 - равно А ( , состо ние счетчика-регистра 5 - равно Bi , а основание . выбранной системы счислени равноQ . импульсы генератора 2 начинают поступать на вход счетчика 1 - i и через элемент-И 4-i на вход счетчика-регистра 5 -i . ЧерезQ-А; импуйьс .рв на выходе счетчика 1-( по витс импульс переполнени , перевод щий триггер 3-1 в .запрещающее состо ние. К-этому МРменту времени на вход счетчика 5-i через .элемент И 4-t поступит Q-(А i + 1) имг ульсов, так как во второй пачКе импульсов отсутствует первый импульс. Состо ние счетчика 5-i станет равным Bi + Q -(А +1) В5 + Q.- 1 - А . После окончани последнего импульса.в пачках с выхода генератора 2 добавл е.тс рдин импульс в младший разр д уменьшаемого. При Переполнении счетчик.а 5-д в процеёсё вычитани соответствующий триггер б- (i -1) переводитс началом импульса переполнени в разрешающее состо ние и разрешает прохождение импульса с третьего выхода . . генератора 2 через элемент И 7 - на вход счетчика 5-i . Своим окончанием импульс с третьего выхода генератора 2 переводит триггеры в исходнЬе состо ние, подготавлива устройство к нрвому вычитанию. Данное устройство позвол ет прой водить вычитание двуЗс многоразр дных ;чисел за01+1 тактов генератора. Быстродействие данного устройства Шйчйтёйьно вйше, чем у известного, и не зависит от разр дности чисел. Данное устройство пэ-быстродействию S большей степени приближаетс к известным устройствам вычитани чисел , представленных параллельным двоичным кодом, но позвол ет, не мен структуры схемы, использовать любую систему счислени .. Эти осо . бенности предлагаемого устройства Ртёе аюттребовани м, предъ вл емым к цифровым приборам и системам управлени . . ,. : Использование данного устройства в информационно-измерительных системах позволит сократить врем контрол каждого параметра, что приведет к повышению оперативности, достове ти и надежности контрол и, вконечном счете, даст экономический эффект. Формула изобретени Устройство дл вычислени разнос ти двух п-разр дных чисел, содержащее счетчики-регистгал уменьшаемого и вычитаемого, генератор импульсов триггеры и элеМенты И, о т л и чающеес тем, что, с целью повышени быстродействи и обеспече ни независимости времени вычитани от разр дности чисел, входа счетчиков-регистров вычитаемого соединены с первым выходом генератора импульсов, выход i-го (i 1,. ..,м) счетчика-регистра вычитаемого срег цинен с единичным входом i -го триггера первой груттпы триггеров, нулевой выход которого подключен к первому входу (-го элемента И первой 73,95 2 группы, второй вход которого соеди- , ней со вторым выходом генератора импульсов, а выход - со входом -го счетчика-регистра уменьшаемого, выход которого подключен к единичному входу (-го триггера второй группы триггеров , едшничный выход которого подключен к Первому входу )-го,эле- . мента И второй группы, выход которого подключен ко входу ( i -1)-го счет-. чика-регистра уменьшаемого, нулевые входы всех триггеров, вторые входы элементов И второй группы, и дополнительный вход и-го счетчикарегистра уменьшаемого подключаемы к. третьему выходу генератора импульсов .. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 217717, кл. G 06 F 7/00, 1967.. This goal is achieved by the fact that in the device for calculating the difference between two n-bit numbers containing counters-registers of decreasing and subtracting, the pulse generator, the trigger and the elements And, the inputs of the counters of the registers of the deductible are connected to the first output of the pulse generator, the output of the 5th ( х1, ..., п) counter 739532 of the register of the deductible is connected to the unit. the input of the ith trigger of the first group / flip-flops, the zero output of which is connected to the first input of the AND element of the first group, the second inlet of which is connected to the second output of the pulse generator, and the output - to the input of the 1st counter-register decreasable, the output of which is connected to the single input of the i-th second group of flip-flops, the single output of which is connected to the first input of the I-th element AND the second group of whose output is connected to the input of the (i -1) -th counter register 5 1. Zero ykhods of all triggers; BTot ie element inputs. And the second group is an additional input of the i-ro counter-register of a decremented connection to the third output of the pulse generator. Such an embodiment of the device allows the BE to read two Multi-digit numbers in the return code. The execution time of the subtraction operation is determined by the base of the selected numbering system. And not the GG §Idite from the bit cell number. The drawing shows the scheme for calculating the difference between the two and-digit numbers,. The device also contains a subtractor counter 1, the inputs of which are connected to the first output of the pulses. Output one i - g о (lel-n) of counter-register 1 is connected by st –first input of th (“1-п) TEDagger 3, the output of which is connected to the first input of i-th (1-g) element I 4 of the first group . The second input (J) of the element 4 and 4: connect it to the second Geyrator 2 / a and go out to the first input (- the -th (. "1, ..., and) of the counter-regy ipa 5 decremented. Output i- go (i 2, ..., p) of the counter-register 5 is connected to the first input of the (i -1) -th {«a2, ..., 11) trigger 6, the output of which is connected to the first input. (V -1) -th (9 2, ... The output (t -1) -th, {s2f ... r p) of the AND 7 element is connected to the second input of the 1st (1, ..., n counter-register 5 decremented, and the Third WELDSd of the generator 2 is connected by the second inputs of the trigger , with the second input and g of the counter 5 and from the VT-155 th (al, ...,) element of And 7. The number of states of the registers registers 1 and 5 is equal to the base of the selection of the early ison system. The device works as follows. the initial state in the register counters 1 is the same as the value of the deductible, and in the register counters 5 - the value of the decreasing b. discharge is recorded independently in the The ij and 5 "registers are i. At the outputs of the trigger 6, the inhibiting potentials are present, and the outputs of the trigger 3 are resolving. To perform the subtraction operation, Generator 2 produces bundles of HMnyjibcoB. The number of impulses on the first output of the generator 2 is equal to the base The selected pulse system at the second output of generator 2 is formed by absorbing the first pulse in the first pack. From the output of generator 2, one pulse is removed after the end of the abeih packs from the first outputs. . For definiteness, we assume that the state of the counter-register 1 is equal to A (the state of the counter-register 5 is equal to Bi, and the base of the selected number system is Q. The pulses of the generator 2 begin to flow to the input of the counter 1 - i and through the AND element 4-i to the input of the counter-register 5-i. Through Q-A; impuls .rv at the output of the counter 1- (overflow pulse, which triggers the trigger 3-1 to the forbidden state. To-this time input to the counter 5-i, Q- (А i + 1) impulses will arrive through the AND 4-t element, since the first impulse is absent in the second packet of pulses The state of counter 5-i will become Bi + Q - (A +1) B5 + Q.- 1 - A. After the end of the last pulse. In packs from the output of generator 2, add an extra momentum to the least significant bit of In the case of overflow, the counter.a 5-d in the subtraction procedure, the corresponding trigger b- (i -1) translates the beginning of the overflow pulse into the enable state and allows the pulse to pass from the third output of the generator 2 through the element 7 to the input of the counter 5- i. By its end, the impulse from the third output of the generator 2 transfers the triggers to the initial state, preparing the device for the first subtraction. This device allows for the direct subtraction of two-digit multi-bit, numbers of à01 + 1 generator cycles. The speed of this device is higher than that of the known device and does not depend on the size of the numbers. This device of a F-speed S is more close to the known devices for subtracting numbers represented by a parallel binary code, but allows, without changing the structure of the circuit, to use any number system. These factors. The proposed device is suitable for digital devices and control systems. . , : The use of this device in information-measuring systems will allow reducing the time of control of each parameter, which will lead to an increase in the efficiency, reliability and reliability of the control and, ultimately, will have an economic effect. The invention The device for calculating the difference of two n-bit numbers, containing counters-registal diminutable and deductible, the pulse generator triggers and elements And, in order to improve speed and ensure the independence of the subtraction time from The numbers of the numbers, the inputs of the counters-registers of the deductible are connected to the first output of the pulse generator, the output of the i-th (i 1, ..., m) counter-register of the deductible regin with the single input of the i-th trigger of the first group of triggers, zero output connected to the first input (of the first element AND of the first 73.95 2 groups, the second input of which is connected to the second output of the pulse generator, and the output to the input of the ith counter-register decremented, the output of which is connected to the single input ( trigger of the second group of triggers, the unit output of which is connected to the First input), item AND of the second group, the output of which is connected to the input of the (i -1) -th counting-register-decrement, zero inputs of all triggers, the second the inputs of the elements of the second group, and the additional input of the i-th counter register and the diminutable are connected to the third output of the pulse generator .. Sources of information taken into account during the examination 1. Author's certificate of the USSR 217717, cl. G 06 F 7/00, 1967 ..
2.Авторское свидетельство СССР 263996, кл. G Об F 7/00, 1969. 2. Authors certificate of the USSR 263996, cl. G About F 7/00, 1969.
3.Авторское свидетельство СССР №414741, кл. Н 03 К 21/00, 1971. 3. USSR author's certificate №414741, cl. H 03 K 21/00, 1971.
4. Авторское свидетельство СССР по за вке 2472574/18-24, кл. G 06 F 7/50, 1977 (прототип).4. USSR author's certificate in application 2472574 / 18-24, cl. G 06 F 7/50, 1977 (prototype).