SU1221744A1 - Делитель частоты импульсов - Google Patents
Делитель частоты импульсов Download PDFInfo
- Publication number
- SU1221744A1 SU1221744A1 SU843794454A SU3794454A SU1221744A1 SU 1221744 A1 SU1221744 A1 SU 1221744A1 SU 843794454 A SU843794454 A SU 843794454A SU 3794454 A SU3794454 A SU 3794454A SU 1221744 A1 SU1221744 A1 SU 1221744A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flop
- flip
- clock
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах тактовой синхронизации цифровых систем св зи . Делитель частоты импульсов содержит элементы 1. и 2 ИСКЛЮЧАЮЩЕЕ ИЖ, счетчик 3 импульсов J)-триггер 4, дешифратор 5, Т-триггер 6, входную и выходную шины 8 и 9. Введение в устройство второго В-триггера 7 и шины 10 управлени позволило расширить функциональные возможности путем обеспечени изменени установленного значени коэффициента делени на 1/2 как в сторону уменьшени , так и в сторону увеличени при одновременном повышении надежности. 1 ил. |С ю 4
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах тактовой синхронизации цифровых систем св зи , а также в других устройствах дл делени частоты следовани импульсов со скважностью, равной двум по модулю, выраженному числом N+ +1/2, где N - целое число.
Цель изобретени - расширение функциональных возможностей путем обеспечени изменени установлен- н,о значени коэффициента делени на 1/2 как в сторону уменьшени , так и в сторону увеличени при од- новременном повьшении надежности.
На чертеже приведена электрическа функциональна схема делител частоты импульсов.
Устройство содержит первый и второй элементы 1 и 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик 3 импульсов, первый D-триггер 4, дешифратор 5, Т-триг- гер 6, второй D-триггер 7, входную и выходнзто шины 8 и 9 и шину 10 управлени , котора соединена с информационным входом младшего разр да счетчика 3 импульсов, тактовый вход которого соединен с выходом первого элемента 1 ИСКЛЮЧАЩЕЕ ИЛИ, первый вход которого соединен с входной шиной 8 и с первым входом второго элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с тактвыми входами первого и второго D- триггеров 4 и 7, второй вход - с выходом второго D-триггера 7, D-вхо которого соединен с вторым входом первого элемента 1 ИСКЛЮЧАЩЕЕ ИЛИ и с выходом Т-триггера 6, тактовый вход которого соединен с D-входом первого В-триггера,4, с выходной шиной 9 и с выходом дешифратора 5, входы которого соединены с соответствующими выходами счетчика 3 им- пульсов, вход установки которого соединен с выходом первого D-триггера 4.
Устройство работает следующим образом .
Последовательность тактовых импульсов через элемент 1 поступает на тактовый вход счетчика 3, измен состо ние его разр дов. На интервале N-ro импульса, поступающего на тактовый вход счетчика 3, на выходе дешифратора 5 формируетс импульс, который поступает на D-вход D-триг7442
гера 4 и записьшабтс в него в момент перехода из нул в единицу (N+I)-го тактового импульса. С выхода D -триггера 4 импульс поступает на вход установки счетчика 3 и устанавливает его младший разр д в нулевое или единичное состо ние в зависимости от сигнала, поступающего на шину 10 остальные разр ды счетчика 3 устанавливаютс в нулевое состо ние. Напрш ер, если на информационном входе младшего разр да счетчика 3 сигнал соответствует логическому нулю, то коэффициент делени устройства будет равен N+I/2, если же логической единице, то N-1/2.
В момент перехода сигнала с выхода дешифратора 5 из нул в единицу Т-триггер 6 измен ет свое состо ние на противоположное, его выходной сигнал поступает на вход элемента 1 и управл ет фазой импульсов на тактовом входе счетчика 3. Фаза импульсов тактовой частоты на выходе элемента 1 не измен етс , если управл ющий сигнал с выхода Т-триггера 6 равен логическому нулю ir инвертируетс , если сигнал на выходе Т-триггера 6 равен логической единице. В момент инвертировани импульсов на тактовом входе счетчика 3 на его входе установки присутствует импульс с выхода D-триггера 4. На интервале длительности этого импульса состо ние счетчика не зависит от сигнала на его тактовом входе. На интервале (N+2)-ro тактового импульса сигнал с выхода Т-триггера 6 записываетс в D-триггере 7. Этот сигнал инвертирует (при помощи элемента 2) последовательность тактовых импульсов на тактовых:входах J)-триггеров 4 и 7,сигнал на входе установки счетчика 3 измен етс , и состо ние счетчика 3 определ етс сигналом на его тактовом входе. Этим заканчиваетс подготовка к следующему циклу работы делител частоты импульсов.
Claims (1)
- Формула изобретениДелитель частоты импульсов, содержащий первый и второй элементы ИСКЛЮЧАКИЩЕ ИЛИ, первые входы которых соединены с входной шиной, выходы - с тактовыми входами соответственно счетчика импульсов и первого D-триггера, выход которогосоединен с входом установки счетчика импульсов, вькоды которого соединены с соответствующими входами дешифратора, выход которого соединен с выходной шиной, с D- входом первого D-триггера и с тактовым входом Т-триггера, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ РШИ, отличающийс тем, что, с целью расширени функциональных возможностей путем обеспечени возможности изменени установленного значениСоставитель А.Соколов Редактор М.Петрова Техред В.КадарЗаказ 1620/59 Тираж 816ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Филиал 1ШП Патент, г. Ужгород, ул. Проектна , 4коэффициентаделени на 1/2 как в сторону уменьшени , так и в сторону увеличени при одновременном по- вьшении надежности, в него введенышина управлени и второй D-триггер, D-вход которого соединен с выходом Т-триггера, тактовый вход и выход - соответственно с выходом и с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а шина управлени соеинформационным входом разр да счетчика имКорректор Л.Патай
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794454A SU1221744A1 (ru) | 1984-09-25 | 1984-09-25 | Делитель частоты импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794454A SU1221744A1 (ru) | 1984-09-25 | 1984-09-25 | Делитель частоты импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1221744A1 true SU1221744A1 (ru) | 1986-03-30 |
Family
ID=21139922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843794454A SU1221744A1 (ru) | 1984-09-25 | 1984-09-25 | Делитель частоты импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1221744A1 (ru) |
-
1984
- 1984-09-25 SU SU843794454A patent/SU1221744A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4318046, кл. 328-39, 1982. Электроника, 1978. № 2, с. 56-57. Авторское свидетельство СССР № 911740, кл. Н 03 К 23/02, 12.03.80. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1221744A1 (ru) | Делитель частоты импульсов | |
SU1350844A1 (ru) | Устройство дл формировани дискретных частотных сигналов | |
SU1256176A1 (ru) | Фазовый синхронизатор | |
SU1401582A1 (ru) | Формирователь одиночного импульса | |
SU1007189A1 (ru) | Устройство дл временного разделени импульсных сигналов | |
SU1511851A1 (ru) | Устройство дл синхронизации импульсов | |
SU1338032A1 (ru) | Умножитель частоты следовани импульсов | |
SU1368983A1 (ru) | Синхронный делитель частоты на 14 | |
SU1626384A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU1341726A1 (ru) | Устройство блочной синхронизации | |
SU1243148A1 (ru) | Устройство циклового фазировани приемника дискретной информации | |
SU1221727A1 (ru) | Устройство дл синхронизации @ импульсных последовательностей | |
SU1224991A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1325454A1 (ru) | Многоканальное устройство дл сдвига во времени совпадающих импульсов | |
SU1151990A1 (ru) | Многоканальное селективное измерительное устройство | |
SU1236615A1 (ru) | Декодер | |
SU1167523A1 (ru) | Фазовый дискриминатор | |
SU1100728A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1596453A1 (ru) | Делитель частоты следовани импульсов | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU613504A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU1298907A1 (ru) | Делитель частоты импульсов | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1231604A1 (ru) | Делитель частоты следовани импульсов |