SU1215184A1 - Генератор наборного кода дл многоканальных цифровых систем св зи - Google Patents

Abstract

Изобретение может использоватьс  в адресных многоканальных системах св зи с временным разделением. Повышаетс  точность формировани  на- борног о кода. В коммутаторах 10, 11 осуществл етс  набор кодовых комбинаций каждого канала. Импульсы генератора 1 тактовых импульсов поступают на дешифратор 9, генератор 8 импульсных последовательностей (ГИ11)8 и через делитель 2 частоты на тактовые входа регистров 3 и 4 сдвига РС). При обнулении PC 3 и 4 на выходе дешифратора 5 по витс  импульс, который , измен   состо ние триггера 7, разрешает ГИП 8 выдачу двоичных комбинаций , которые записываютс  в PC 3 и 4. При совпадении кода, установленного в коммутаторе 11, с кодом ГИП 8 импульс с одного из выходов дешифратора 9 поступает на коммутатор 10 или 11 (в зависимости от состо ни  распределител  14) и через элементы ИЛИ 12, 13 на управл ющие входы регистров 3,4. В результате в PC 3 и 4 записываетс  код. Содержимое PC 3 и 4 в последовательном виде через выходной триггер 6 поступает на выход. I ил. i (Л

Description

«

Изобретение относитс  к радиотехнике и св зи и может быть использовано в адресных многоканальных системах св зи с временным разделением.

Целью изобретени   вл етс  повы- тпение точности формировани  наборного кода.

На чертеже приведена структурна  электрическа  схема генератора наборного кода дл  многоканальных цифровых систем св зи.

Генератор наборного кода содержит генератор 1 тактовых импульсов, делитель 2 частоты, первый и второй регистры 3 и 4 сдвига, дешифратор 5, выходной триггер 6, D-триггер 7 генератор 8 импульсных последовательностей , дополнительный дешиф- .pavop 9, первый и второй коммутаторы

10и 11, первый и второй элементы ИЛИ 2 и 13 и распределитель 14 импульсов .

Генератор наборного кода дл  многоканальных цифровых систем св зи работает след ющим образом.

Б первом и втором коммутаторе 10

11вначале цикла осуществл етс  набор кодовых комбинаций каждого канала . При продвижении содержимого первого и второго регистров 3 и 4 тактовыми импульсами с делител  2 первый и второй регистры 3, 4 обнул ютс  и на выходе дешифратора 5 по вл етс  импульс. Этот импульс измен ет состо ние D-триггера 7, разрешает .генератору 8 выдачу двоичных комбинаций и их запись в первый и второй регистры 3 и 4 импульсами генератора 1 тактовых импульсов, сле следуйщими с частотой большей, чем тактова  частота сдвига набранной комбинации. При совпадении кеда, установленного во втором коммутаторе 11, с сигналом генератора 8 импульс, сформированный на одном из выходов дешифратора 9, поступает на информационные входы соответствующего коммутатора 10, 11, определ емого состо нием распределител  14, и первый и второй элементы ИЛИ 12 и

13, и далее на соответствующие управл ющие входы первого и второго регистров 3 и 4, т.е.. в эти регистры записьшаетс  двоичный код. После поступлени  последнего импульса в первый и второй регистры 3 и 4 записываетс  последн   двоична  комбинаци , содержимое распре151842

делител  14 сдвигаетс  на один такт, )-триггер 7 устанавливаетс  в исходное состо ние. Содержимое первого и второго регистров 3 и 4 5 поступает в посладовательном виде через выходной триггер 6,  вл ющийс  формирующим блоком, на выход генератора наборного кода. При поступлении на выходной триггер 6 пос- 10 леднего информационного разр да набранной комбинации дешифратор 5 снова формирует импульс. Этот импульс измен ет состо ние D-триггера 7 и разрешает запись в первый и второй 15 регистры 3 и 4 кодовой комбинации очередного канала.

Формула и, зобретени 

, Генератор наборного кода дл  многоканальных цифровых систем св зи , содержащий генератор тактовых импульсов, выходной триггер, информационный вход которого соединен с последовательным выходом первого регистра сдвига, последовательный вход которого соединен с последовательным выходом второго регистра сдвига, выходы разр дов первого и второго регистров сдвига соединены с соответствующими входами дешифратора , распределитель импульсов, выходы которого соединены с управл ющими входами первого и второго коммутаторов , информационные входы которых попарно объединены, а также первый и второй элементы ИЛИ, первые входы которых гоединены соответственно с первым и вторым выходами первого коммутатора, а вторые входы первого и Еторого элементов ИЛИ соединены соответственно с первым и вторым выходами второго коммутатора, отличающийс  тем, что, с целью повышени  точности формировани  наборного кода, введены, делитель частоты , D -триггер и последовательно соединенные генератор импульсных последовательностей и дополнительный дешифратор, синхронизирующие входы которых объединены с входом делител  частоты и соединены с выходом генератора тактовых импульсов, выход делител  частоты соединен с тактовым входом выходного триггера и с объединенными тактовыми входами первого и второго регистров сдвига, объединенные входы записи которых объединены с установочным входом гене3 1215184

ратора импульсных последовательно-рых соединены с выходами соответстстей и с управл ющим входом дешиф-вующих первого и второго элементов

ратора и соединены с выходом D -триг-ИЛИ,информационные входы первого

гера, первый вход которого соединенкоммутатора соединены с соответстс выходом дешифратора, выходы гене-5 вующими информационными выходами доратора импульсных последовательное-полнительного дешифратора,первый интей соединены с попарно объединенны-формационный в ыход которого соединен

ми входами первого и второго регист-с тактовымгвходом распреде; ител  сдвига, управл ющие входы кото-пульсов и вторым входом -триггера.

Claims (1)

1. Формула изобретения , Генератор наборного кода для многоканальных цифровых систем связи, содержащий генератор тактовых импульсов, выходной триггер, информационный вход которого соединен с последовательным выходом первого регистра сдвига, последовательный вход которого соединен с последовательным выходом второго регистра сдвига, выходы разрядов первого и второго регистров сдвига соединены с соответствующими входами дешифратора', распределитель импульсов, выходы которого соединены с управляющими входами первого и второго коммутаторов , информационные входы которых попарно объединены, а также первый и второй элементы ИЛИ, первые входы которых соединены соответственно с первым и вторым выходами первого коммутатора, а вторые входы первого и Еторого элементов ИЛИ соединены соответственно с первыми вторым выходами второго коммутатора, отличающийся тем, что, с целью повышения точности формирования наборного кода, введены, делитель частоты, D -триггер и последовательно соединенные генератор импульсных последовательностей и дополнительный дешифратор, синхронизирующие входы которых объединены с входом делителя частоты и. соединены с выходом генератора тактовых импульсов, выход делителя частоты соединен с тактовым входом выходного триггера и с объединенными тактовыми входами первого и второго регистров сдвига, объединенные входы записи которых объединены с установочным входом гене1215184 ратора импульсных последовательностей и с управляющим входом дешифратора и соединены с выходом D -триггера, первый вход которого соединен с выходом дешифратора, выходы генератора импульсных последовательностей соединены с попарно объединенными входами первого и второго регистgjQB сдвига, управляющие входы которых соединены с выходами соответствующих первого и второго элементов ИЛИ,информационные входы первого коммутатора соединены с соответст5 вующими информационными выходами дополнительного дешифратора,первый информационный выход которого соединен с тактовым входом распределителя импульсов и вторым входом Ί> -триггера.