SU1207407A3

SU1207407A3 - Генератор кодирующих или декодирующих байтов

Info

Publication number: SU1207407A3
Application number: SU833547557A
Authority: SU
Inventors: Клод Гийу Луи; Ле Бри Раймон; Ле Рес Амбруаз
Original assignee: Этаблиссман Пюблик Де Диффюзьон Ди "Теледиффюзьон Де Франс" (Фирма); Лъъэта Франсэ Репрезанте Пар Ле Министр П.Т.Т./Сантр Насьональ Дъъэтюд Де Телекоммюникасьон/ (Фирма)
Priority date: 1982-01-11
Filing date: 1983-01-10
Publication date: 1986-01-23
Also published as: JPS58175052A; CA1209704A; FR2519828A2; EP0083998B1; FR2519828B2; EP0083998A1; US4543559A; BR8300090A; ES8400215A1; ES518860A0; DE3363306D1

Description

рой генератор псевдослучайной последовательности состоит из семи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, семи . регистров и сумматора по модулю 127, при этом первые входы первог второго, третьего, четвертого, п того , шестого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ вл ютс соответственно шестым, седьмым, восьмым, первым, вторым, -третьим и четвертым входами генератора кодирующих или декодирующих байтов.., выход j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где j 1, 7) подключай к j-му входу первого регистра, j-й выход которого соединен с J-M входом второго регистра и первой группой входов сумматора по модулю 127, j-й выход второго регистра подключен к (J - 1)-му входу второй группы входов сумматора по модулю 127, j-й выход которого соединен с J-M входом третьего регистра, j-й выход которого подключен к j-му входу четвертого регистра и вл етс выходом второго генератора псевдослучайной последовательности, j-й выход четвертого регистра соединен с J-M входом п того регистра, j -и выход которого подключен к j-му входу шестого регистра, j-й выход шестого регистра подключен к j-му входу седьмого регистра, j-й выход которого соединен с вторым входом j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, треИзобретение относитс к устройствам , формирующим кодирующие или декодирующие байты, и может быть использовано в системах видеозаписи

Целью изобретени вл етс повышение быстродействи путем сокращени продолжительности формировани и увеличени длины последовательности байтов. ,.

На фиг. 1 представлена структурна электрическа схема генератора кодирующих или декодирующих байтов , на фиг. 2 - временные диаграммы, по сн ющие его работу.

07407

тий генератор псевдослучайной последовательности состоит из шести элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,- п ти регистров и сумматора по модулю 31, при этом первые входы первого, второго, третьего, четвертого и п того элементов ИСКЛЮЧАЮЩЕЕ ИЛИ вл ютс соответственно четвертым, п тым, шестым, седьмым и восьмым входами генератора кодирующих и декодирующих байтов, выход К-го элемента ИСЮ1ЮЧАЮЩЕЕ ИЛИ (где К 1, ..., 5) соединен с К-входом первого регистра, К-й выход которого подключен к К-му входу второго

регистра и первой группе входов сумматора по модулю 31, К-й выход второго регистра соединен с К-м входом третьего регистра и первой группой входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, К-й выход третьего .регистра подключен к К-му входу второй группы входов сумматора

по модулю 31, К-й выход которого -соединен с К-м входом четвертого регистра, К-й вькод которого подключен к К-му входу п того регистра и второй группе входов шестого элемента ИСКЛЮЧАМЦЕЕ ИЛИ, выход которого вл етс выходом третьего генератора псевдослучайной последовательности, а К-й выход п того регистра соединен с. вторым входом К-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Генератор содержит первый, второй и третий генераторы 1-3 псевдослучайной последовательности, соответствующие входы которых вл ют- . с входами 4-11 генератора кодирующих или декодирующих байтов, пер- вьй и второй элементы И 12 и 13, элемент ИЛИ 14, сумматор 15 по модулю 2, генератор 16 тактовых им- пульсов, имеющий выход 17 и блок

18 управлени с выходами 19-21. Первый генератор 1 состоит из шести элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 22-21 семи регистров 28-34 и сумматора 35

по модулю 31, Второй генератор 2 состоит из семи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 36-42, семи регистров 43-49 и сумматора 50 по модулю 127. Третий генератор 3 состоит из шести .элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 51-56, п ти регистров 57-61 и сумматора 62 по модулю 31.

Генератор работ ает следующим об- .разом.

На входы 4-11 подаетс входной сигнал, запускающий генератор кодирующих или декодирующих байтов, который характеризуетс в каждый момент времени комбинацией состо ний ге- нераторов 1-3, завис щей от предыдущих -состо ний генераторов 1-3.

,t., ,--1 + 2-r;.g no модулю 31,

Ui i-5 2-S; , no модулю

. 127 i t. + t. no модулю 31

где г, s и t - состо ни соответственно генераторов 1-3;

i, j и К - индексы разр дов соответствующих регистров генераторов 1-3. Общее состо ние генератора кодирующих или декодирующих байтов оп- редел етс в любой момент времени совокупностью х слов, содержащихс в регистрах

RA; RB; RC; RD; RE; RF; RG SA; SB; sc; SD; SE; SF; SG/, TAi ТВ; тс; TD; ТЕ J

RA, RB, RC,

RE, RF, RG - содержимое регистров 32, 33, 34 28, 29, 30 и 31 соответственно;

SB, SC, SD,

SF, SG - содержимое соответственно регистров 45, 46, 47, 48, 49, 43 и 44;

ТВ, ТС,

TD, ТЕ

- содержимое соответственно регистров 60, 61, 57, 58 и 59.

В указанном состо нии содержатс 109 двоичных элементов, распределенных следующим образом: семь слов по 5 бит дл последовательности г (регистры 28-34), семь слов по 7 бит

дл последовательности s (регистры 43-49) п ть слов по 5 бит дл последовательности t (регистры 57-61). В момент времени п + 1

RD + 2RG mod 31 RA , RB/ RC 0 RI , RD, RE; RF

SF + 2SG mod 127

SA;

SB; SC; SD; SE ® si; SF

TC + ТЕ mod 31 ; ТА , ТВ @ TI, TC; TD

где RI, SI и TI - содержимое сигналов , соответствующих сигналам запус- ка генераторов 1-3;

0 - операци ИСКЛЮЧАЮЩЕЕ ИЛИ или пораз .- -

р дное сложение по модулю 2,

mod 31. и mod 127 означают, что на выходе соответствующих сумматоров 35, 50 и 62 вычитают 31 или 127, если результат строго больше 31 или 127.

Запускающие байты RI, SI, TI по вл ютс на входах 4-11 только в момент запуска, ратем входы 4-11 поддерживаютс в нулевом состо нии, пока генератор формирует кодирующие или декодирующие байты.

Определение выходного байта осуществл етс в зависимости от состо ни х„ с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 27 и 56, элементов И 12 и 13 и элемента ИЛИ 14. Каждый из п ти бит содержимого SA регистра 45 в зависимости от величины, равной О или 1, управл ем выбором бита RA®RE либо бита ТА © TD.

Если биты RA ® RE, SA и TA®TD записываютс в виде

.SjS,3,,; ty4t,tzt, ,

то кодирующий байт записываетс поразр дно

с, r,-s, н- s,-t, по модулю

Су + Sj ty по модулю

Се 0.- с, О,

Сд 0, +. ... + С у ПО модулю 2.

Дл декодирующих байтов, когда бит контрол четности уже заменен битами контрол правильной четности, три бита большого веса равны нулю.

Запуск генератора, кодирующих или декодирующих байтов осуществл етс с помощью служебной информации, состо щей из 64 двоичных элементов К, - Kg, номера р да, измен ющегос от 1 до 24 и закодированного в двух байтах NRj и NRg, и номера страницы, измен ющегос от 001 до 999 и закодированного в трех байтах NP, , NP и NP,.

Байты НК(ИЫК2, кодирующие номер р да, записываютс соответственно в виде X 8x7x6x5x4x3x2x1 и у8у7уб1|5(|

4ij3Vj2ii1o Дл составлени байтов запуска используютс байты H((), H(ij8i|7ij6ij5),H 4x3x2x1) и Н(ч8х7х6)), полученные путем кодировани по Хэммингу следующим образом .

Если обозначим различные биты такого байта Н через g 8 g 7 ... 1 то имеем

g7 g8 ® g6 © g4i

. g5 g6 ® g4 ® g2;

g3 g4 ® g2 Ф g8 ;

gi g2 ® g8© g6:

Соответствие величины чисел в шестнадцатиричной системе с величинами различных битов приведено в табл. 1.

При этом биты g8, §6, g4, g2 соответствуют битам информации, а биты g7, g5, g3, g1 - битам избыточности .

Байты 1А, ..., 1Н, используемые дл запуска и перевод щие номер р да в комбинации двоичных элементов К,-К, определ ют следующую возможную комбинацию:

Эти восемь запускающих байтов позвол ют составить вйсемь троек RI, SI и TI путем выбора некоторых битов, которые их составл ют, причем этот выбор определ ют соединени ми входов генераторов 1-3; эти

ID (х8х7х6х5) IE К,® NR,; IF К © NR. IG К, ® NR,; IH Kg.

Пример. Процесс выработки запускающих байтов. Служебна информаци определ етс восемью следующими байтами (записанными в шестнадцатиричной системе, т.е. согласно коду табл. 1):

К

, 17i К BE; К, 62; К А9, К 65; К ЗС-, К,. 84; К 0.

Предположим, что кодируемьй р д определ етс с помощью US IF NR, 45; NRg С, и что этот р д принадлежит странице, определ емой ЗОН 01; RS 9Е , NP, 15; NPg . 64, NP, 73..

Согласно системе обозначений байтов код 1/5 означает 0001/0101, т.е. О, с учетом кода Хэмминга, приведенного в табл. 1, 6/4 соответствует таким же образом 4, а 7/3 - 5. Данна страница, определ ема с помощью NP, 15; NPg 64 и NP, 73, следовательно, вл етс страницей 045.

Четыре байта, определ ющие рассматриваемый р д NR,, NRz - соответственно H(NR2)., Н(ЫЕгр), H(NR,p, H(NR,p), если и обозначают соответственно 4 бита малого и большого веса NR и NR,,

NR

I|F

- четыре бита малого и большо

го веса NR,. В рассматриваемом случае четыре байта Н(1), Н(С), Н(5), Н(4) соответственно вл ютс согласно таблице- кодов Хэмминга

тройки используютс дп запуска генераторов 1-3.

Величины слов RI, SI и TI в двоичной и дес тичной системах приведены в табл. 2.

Если байт I записываетс в виде Ь8 Ь7 Ь6 Ь5 Ь4 ЬЗ Ь2 Ы, тогда RI записываетс в виде Ь5 Ь4 ЬЗ Ь2 Ы, SI - в виде Ь4 ЬЗ Ь2 Ы Ь8 Ь7 Ь6 и TI - в виде Ь8 Ь7 Ь6 Ь5 Ь4.

В начале рассматриваемого р да генератор последовательно учитывает запускаю1цие байты. Это означает, что каждый из генераторов 1-3 учитывает последовательно восемь запускающих слов RI, SI или TI, которые к ним относ тс . Первые регистр 28, 43 и 57 получают эти запускающие слова, которые сдвигаютс затем к регистрам 29, 44 и 58, в то врем как регистры 28, 43 и 57 получают вторые запускающие слова.

Пошаговое изменение содержимого различных регистров в зависимости от изменени запускающих слов приведено в табл. 3.

После обработки восьмого запускащего байта генератор готов выдать первый кодирующий байт. Содержимое регистра 32: RA 26; RE 0; RA®R 26 11010; регистра 45: SA 41, имеем SA 41 01 01001; регистра 60: ТА 13; ТО 12; ТА ® TDO 01 ООООК

5 бит, полученные на выходе элемента ИЛИ 14, 10011. Следовательно, первый кодирующий байт 93 в шестнадцатиричной системе.

Следующие состо ни получены с помощью последовательностей

г;„ г;, + 2.г,. mod 31,

S;

S- , + 2 S; , mod 127,

J , (t

M. Ч-г + tk-4 ™od 31 .

П ть основных битов кодирующего байта получены с помощью

(, ® ) j- (Ч+,®Ч )

Тринадцать первых кодирующих байтов: 93 , 96 , 9А , 82 , 1D 12 , 17 , , 8В , 87 , ID , М8 , 95 ... .

10

15

20

25

30

35

О

10 с

D;

2074078

В общем случае, обознача через d,djd чистые байты одного р да, через С,, Cj, С, кодирующие байты, сформированные генератором, и через 5 D, кодированные байты, имеем последовательность следующих кодов. Чистые быйты: US NR, NR.j

Кодирующие

байты: ,C4CyCgC... Кодированные байты: US NR,NRjD,D2D, . ,... dj , если d; принадлежит

колонкам О или 1, d. 0 с. , если dj- принадлежит колонкам 2-7. Таким образом, дл приведенного р да, начинающегос с ... IF , 45 , Cl и продолжающегос 20 , 20 , 20 , 9В , 4F , 57 , 45 , СГ , 54 , 48 , 45 , 52 , 20 , соответствующий кодированный р д - ... IF , 45 , сГ, ВЗ , В6 , ВА , 9В , 52 , 45 , 52 , DC , DF , 4F , 58 , 4А , В5 .

На фиг. 2 показано изменение различных сигналов в устройстве.

На фиг. 2 обозначены чистые сигналы (US, NR, и NR2 ) и собственно данные d,, d, ..., фиг. 2S представл ет дополнение сигнала считывани регистров, полученное с выхода 19 блока 18; фиг. 2& - кодирующую последовательность С,, С, С,, ..., фиг. 2г - импульс сброса в ноль, полученный от блока 18; фиг. 2 - моменты запуска I, - 1, фиг. 2е- дополнение сигнала записи в регистры запускаю1цих битов, фиг. 2ждает тактовые импульсы с выхода 17 генератора 16. При этом ( с выхода 19 блока 18 осуществл ютс считывание регистров, с выхода 20 - сброс в О, с выхода 21 - команда дл записи, что происходит подключением выходов 19-21 к входам соответствующих регистров.

45

О

о о о о о о 1 1 1 1 1 1 1

о о 1

1

1 1

о о 1 1 о о о о 1

Байты

CD 1100 1101 16 0001 0110

58 0101 1000

91 1001 0001

DO 1101 0000

1

о о 1

о 1 1

о 1 о о 1

о 1 1 о

о

1

о

1

1о

о

1

о

1

о о 1 1 1

о 1 о 1 1 о о 1 1 о

о 1

о 1 о 1 о 1

о 1

1

о 1

о о 1

о 1 о 1 о 1 1

о 1 о

Таблица 2

RI

SI

TI

1101 0110

1000 0001 0000 Т

11001 25 00010 2

01011 11 10010 18 11010 26

tfs Hfft HRz

.

di dg dj rf( rLJ-LJL-TL

Claims

ГЕНЕРАТОР КОДИРУЮЩИХ ИЛИ ДЕКОДИРУЮЩИХ БАЙТОВ, содержащий три генератора псевдослучайной последовательности, входы которых являются входами генератора кодирующих или декодирующих байтов, выход первого генератора псевдослучайной последовательности подключен к первому входу первого элемента И,выход второго генератора псевдослучайной последовательности - к второму входу первого элемента И и первому входу второго элемента И, а выход третьего генератора псевдослучайной последовательности - к второму входу второго элемента И, отличающийся тем, что, с целью повышения быстродействия путем сокращения· продолжительности формирования и увеличения длины последовательности байтов, в него введены элемент ИЛИ, первый и второй входы которого подключены к выходам еоответственно первого и второго элементов И, и сумматор по модулю 2, входы которого подключены к соответствующим выходам элемента ИЛИ, причем первый генератор псевдослучайной последовательности состоит из шести элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, семи регистров и сумматора по модулю 31, при этом первые входы первого, второго, третьего, четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым, вторым, третьим, четвертым и пятым входами генератора кодирующих или декодирующих байтов, выход i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где i = 1, ..., 5) подключен к i-му входу первого регистра, i-й выход которого соединен с i-м входом второго регистра и первой группой вхо‘дов сумматора по модулю 31, i-й выход второго регистра подключен к ..i-му входу, третьего регистра и первой группе входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й выход третьего регистра соединен с i-м входом четвертого регистра, i-й выход которого подключен к (i - 1)-му входу второй группы входов сумматора по модулю 31, i-й выход которого соединен с i-м входом пятого регистра, i-й выход пятого регистра подключен к i-му входу шестого регистра и второй группе входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом первого генератора псевдослучайной последовательности, i-й выход шестого регистра соединен с i-м входом, седьмого регистра, i-й выход которого подключен к второму входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вто- рой генератор псевдослучайной последовательности состоит из семи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, семи . регистров и сумматора по модулю 127, при этом первые входы первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно шестым, седьмым, восьмым, первым, вторым, третьим и четвертым входами генератора кодирующих или декодирующих байтов·, выход j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где j = = 1, 7) подключей к j-му входу первого регистра, j-й выход которого соединен с j'-м входом второго регистра и первой группой входов сумматора по модулю 127, j-й выход второго регистра подключен к (j - 1)-му входу второй группы входов сумматора по модулю 127, j-й выход которого соединен с j-м входом третьего регистра, j-й выход которого подключен к j-му входу четвертого регистра и является выходом второго генератора псевдослучайной последовательности, j-й выход четвертого регистра соединен с j-м входом пятого регистра, j -й выход которого подключен к j-му входу шестого регистра, j-й выход шестого регистра подключен к j-му входу седьмого регистра, j-й выход которого соединен с вторым входом j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тре1207407 тий генератор псевдослучайной последовательности состоит из шести элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,- пяти регистров и сумматора по модулю 31, при этом первые входы первого, второго, третьего, четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно четвертым, пятым, шестым, седьмым и восьмым входами генератора кодирующих и декодирующих байтов, выход К-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где К = = 1.....5) соединен с К-входом первого регистра, К-й выход которого подключен к К-му входу второго регистра и первой группе входов сумматора по модулю 31, К-й выход второго регистра соединен с К-м входом третьего регистра и первой группой входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, К-й выход третьего регистра подключен к К-му входу ^второй группы входов сумматора по модулю 31, К-й выход которого -соединен с К-м входом четвертого регистра, К-й выход которого подключен к К-му входу пятого регистра и второй группе входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом третьего генератора псевдослучайной последовательности, а К-й выход пятого регистра соединен с. вторым входом К-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.