SU1203501A1 - Устройство дл ввода информации - Google Patents

Description

Изобретение относитс  к информационно-измерительным системам и может быть использовано дл  автоматизации сбора, преобразовани , измерени  и представлени  информации при вводе информации от цифровых измерительных приборов (ЦШ1)..

Цель изобретени  - повьш1ение объема вводимой информации путем увеличени  количества разр дов вводимой информации

На фиг.1 представлена блок-схем устройства; на фиг.2 - диаграммы работы устройства.

Устройство дл  ввода информации содержит дешифратор 1, второй регистр 2, блок 3 ключей, первый регистр 4, первый триггер 5, первый элемент И 6, элемент 7 задержки, второй элемент И 8, первьй формирователь 9э второй триггер 10, третий элемент Mil, третий триггер 12, второй фор1 1ирователь 13, входд 1 14 первой группы, первый 15 и второй 16 входы, входы 17 второй группы, первый выход 18, вЬгходы 19 группы, второй выход 20.

Устройство работает следующим образом.

В исходном состо нии регистр 2 и триггеры 5, 10 и 12 сброшены, При программном запросе ввода значени  измер емой с помощью ЦИП величины из ЭВМ на входы 14 устройства подаетс  двоичный код, которьй дешифрируетс  дешифратором 1 и по одному из разр дных входов в регистр 2 записьюаетс  единица. Позиционный код, записанный в регистр 2, определ ет число обращений устройства к процессору дл  передачи информации от ЦИП в процессор. Разр дные выходы регистра 2 подготавливают соответствующи ключи в блоке 3 дл  передачи информации от ЦИП, поступающей параллельным кодом на вход 17 устройства , через регистр 4 на выходы 19

устройства и далее на ЭВМ. I

По сигналу запуск, поступающему из ЭВМ на вход 15 устройства, триггер 12 устанавливаетс  в единичное состо ние и одновременно через элемент И 8 с выхода формировател  9 импульсом запускаетс  ЦИП При по влении сигнала готовноти ЦИП на входе 16 устройства триггер 5 устанавливаетс  в единичное

состо ние и сигнал с нулевого плеча триггера 5 запрещает прохождение сигналов через элемент ИВ, а сигналом с единичного плеча триггера

5 открываетс  элемент И 6, сигнал с выхода последнего проходит через элемент 7 задержки и сбрасывает триггер 12. Сформированный импульс на выходе элемента И 6 поступает

на выход 20 устройства и далее в ЭВМ в качестве запроса на прием информации. По заднему фронту этого импульса устанавливаетс  в единичное состо ние триггер 10.

Сигналом с выхода триггера 5 открываютс  ключи в блоке 3, подготовленные разр дным выходом регистра 2, ив регистр 4 передаетс 

часть битов данных, поступающих на входы 17 устройства с выхода ЦИП, Прин в информацию с регистра 4 процессор выставл ет сигнал запуска на вход 15 устройства. По этому

сигналу триггер 12 вновь устанавливаетс  в единичное состо ние и анэ. логично описанному выше на выходе элемента И 6 формируетс  импульс. Поскольку К этому моменту триггер

10 находитс  в единичном состо нии , импульс с выхода элемента И б проходит через элемент И 11 на вход регистра 2, и по этому импульсу единица, содержаща с  в регистре 2,передвигаетс  в нем в следующий разр д, сигнал с выхода которого подготавливает соответствующие ему ключи в блоке 3, и, поскольку триггер 5 находитс  в единичном состо нии, биты данных следующих выходных разр дов ЦИП с входов 17 записываютс  в регистр 4. Далее описанньш цикл работы повтор етс .

Когда в единичное состо ние переходит последний разр д регистра 25 сигналом с его выхода запускаетс  формирователь 13, сигнал с выхода последнего сбрасывает триггер 5 и триггер 10, перевод  их в исходное состо ние. На этом завершаетс  последовательно-параллельна  передача информации от ЦИП в ЭВМ,

Временна  диаграмма работы

устройства (фиг.2) изображена дл  случа , когда интерфейс ЭВМ содержит 8 линий данных, а выходной регистр ЦИП содержит 24 дво

ичных разр да. Цикл передачи данных в ЭВМ выполн етс  в этом случае три раза.

Из ЭВМ на вход 14 устройства должен поступить двоичньгй код 11 При этом с выхода дешифратора 1 в третий разр д регистра 2 записываетс  единица, а в остальные разр ды записывшотс  нули. По сигналу запуска, поступающему на вход 15 устройства из ЭВМ, устанавливаетс  в единичное состо ние триггер .12 и одновременно с выхода формировател  9 запускаетс  ЦИП. При по влении сигнала готовности ЦИП на входе 16 устройства триггер 5 устанав,гт;:ваетс  в единичное состо ние , сигнал с инверсного выхода которого запрещает прохождение импульсов запуска через элемент И на запуск формировател  9. Сигнал с пр мого выхода триггера 5 открывает элемент -И 6, сигнал с выхода которого проходит через элемент 7 задержки и сбрасывает триггер 12. При этом на выходе элемента И 6 образуетс  положительный импульс, который поступает на выход 20 устройства и далее на ЭВМ в качестве запроса -на прием информации.

По заднему фронту импульса с выхода элемента И 6 устанавливаетс в единичное состо ние триггер 10. При установке триггера 5 в единичное состо ние открываетс  группа ключей блока 3, на вторые входы

i8

5

0

5

0

5

которых поступает единичньй сигнал с разр дного выхода регистра 2, и старшие восемь бит данных, посту- паюа ие на входы 17 устройства, передаютс  на регистр 4 и далее на ЭВМ. Прин в информацию, ЭВМ выставл ет второй сигнал запуска на вход 15 устройства. Аналогично на выходе элемента И 6 формируетс  второй импульс. Поскольку к этому моменту регистр 10 находитс  в единичном состо нии, на выходе элемента И 11 формируетс  первый импульс сдвига, по которому единица в регистре 2 сдвигаетс  во второй разр д. Сигналом с выхода этого разр да открываютс  другие ключи блока 3, и следуюпще восемь бит данных с входов 17 переписываютс  в регистр 4. Прин в эту информацию , ЭВМ выставл ет сигнал запуска на вход 15. Аналогично предыдущему случаю на выходе элемента И 11 формируетс  второй импульс сдвига, по которому единица из второго разр да регистра 2 переписываетс  в первый разр д регистра 2, сигнал с выхода которого открывает следуюгцие ключи блока 3, и последние восемь бит данных с входа 17 устройства записываютс  в регистр 4 и далее в ЭВМ.-При по влении единицы в первом разр де регистра запускаетс  формирователь 13, сигнал с выхода которого приводит схему в исходное состо ние .

риг. 1

Редактор В. Петраш

Составитель В. Верховский

Техред И.Асталош Корректор А. Обручар

8417/51 Тираж 709Подписное

Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектна ,4

иг.г

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее дешифратор, первый регистр, элемент задержки, ‘первый и второй формирователи, первый и второй триггеры, выходы первого регистра являются выходами группы устройства, выход первого формирователя является первым выходом устройства, выход второго формирователя соединен с первым входом первого триггера, отличающееся- тем, что, с целью повышения объема вводимой информации путем увеличения количества разрядов вводимой информации, в него введены второй регистр, блок ключей, первый, второй и третий элементы И, третий триггер, входы дешифратора являются входами пер- . вой группы устройства, выход дешифратора соединен с вторым входом второго регистра, выходы группы второго регистра соединены с входами первой группы блока ключей, выходы которого соединены с входами первого регистра, первый вход третьего триггера соединен с первым входом второго элемента И и является первым входом устройства, второй вход третьего триггера соединен с выходом элемента задержки, вход которого соединен с выходом первого элемента И, первым входом второго триггера и вторым входом третьего элемента И, выход первого элемента И является вторым выходом устройства, первый выход первого триггера соединен с первым входом первого элемента И и входом блока ключей, входы второй группы которого являются входами второй группы устройства, второй вход первого триггера является вторым входом устройства, второй вход первого элемента И соединен с выходом третьего триггера, второй выход первого триггера соединен с вторым входом второго элемента И, выход которого соединен с входом первого формирователя, вход второго формирователя соединен с выходом второго регистра, вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом второго триггера, второй вход которого соединен с первым входом первого триггера.

   SU „„1203501