SU1196945A1 - Device for displaying information - Google Patents
Device for displaying information Download PDFInfo
- Publication number
- SU1196945A1 SU1196945A1 SU823510511A SU3510511A SU1196945A1 SU 1196945 A1 SU1196945 A1 SU 1196945A1 SU 823510511 A SU823510511 A SU 823510511A SU 3510511 A SU3510511 A SU 3510511A SU 1196945 A1 SU1196945 A1 SU 1196945A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- inputs
- output
- address
- Prior art date
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ, содержащее блок индикации , блок оперативной пам ти, выход которого соединен с первым входом первого регистра и входом блока индикации, второй регистр, выход которого соединен с информационным входом блока оперативной пам ти, вход второго регистра вл етс информационным входом устройства, счетчик адреса, счетчик маркера, входы которых вл ютс синхронизирующими входами устройства , второй вход первого регистра вл етс первым управл ющим входом устройства , вход записи-считывани блока оперативной пам ти вл етс вторым управл ющим входом устройства, отличающеес тем, что, с целью повыщени его надежности, в него введен мультиплексор, выход которого соединен с адресным входом блока оперативной пам ти, выходы счетчиков адреса и маркера соединены с соответствующими информационными входами мультиплексора, управл ющие входы которого вл ютс третьим управл ющим входом устройства.A DEVICE FOR DISPLAYING INFORMATION, containing a display unit, an operational memory unit, the output of which is connected to the first input of the first register and an input of the display unit, a second register, the output of which is connected to the information input of the operational memory unit, the input of the second register is an informational input of the device, the address counter, the marker counter, whose inputs are the synchronization inputs of the device, the second input of the first register is the first control input of the device, the write-read input of the operand block The ram memory is the second control input of the device, characterized in that, in order to increase its reliability, a multiplexer is inserted into it, the output of which is connected to the address input of the RAM unit, the outputs of the address and marker counters are connected to the corresponding information inputs of the multiplexer, the control inputs of which are the third control input of the device.
Description
Изобретение относитс к автоматике и вычислительной технике и может использоватьс в алфавитно-цифровых диспле х.The invention relates to automation and computing and can be used in alphanumeric displays.
Цель изобретени -.повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.
На чертеже изображена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит информационную шину-вход I, второй регистр 2, счетчик 3 адреса, счетчик 4 маркера, мультиплексор 5, блок 6 оперативной пам ти, первый ре-, гистр 7, блок 8 индикации, синхронизируюшие входы 9 и 10 устройства, управл ющие входы 11 -13 устройства.The device contains information bus-input I, the second register 2, the address counter 3, the marker counter 4, multiplexer 5, memory block 6, the first register, the horn 7, the indication block 8, the clock inputs 9 and 10, the control inputs 11 -13 devices.
Устройство работает следующим образом.The device works as follows.
В исходном состо нии мультиплексор 5 св зывает выход счетчика 3 адреса с адресным входом блока 6 и под воздействием сигналов, с входа 1 осуществл етс циклический опрос адресов блока 6 оперативной пам ти, с выхода которого формируетс байт за байтом информаци , подлежаща визуализации и регенерации, обеспечивающей немерцающее изображение блоком 8. индикации.In the initial state, multiplexer 5 connects the output of address 3 to the address input of block 6 and under the influence of signals from input 1 cyclically polls the addresses of memory block 6, the output of which is generated byte by byte information to be visualized and regenerated, providing flicker-free image display unit.
Процесс регенерации сопровождаетс установкой блока 6 оперативной пам ти на режим считывани под воздействием сигнала с входа 12.The regeneration process is accompanied by the installation of the RAM unit 6 on the read mode under the influence of the signal from input 12.
Режим записи информации в блок оперативной пам ти.The mode of recording information in the RAM.
Сигналом с входа 11 мультиплексор 5 устанавливаетс в состо ние, подключающее к входу блока 6 оперативной пам ти выход счетчика 4 маркера, далее в регистр 2 осуществл етс запись информационного байта и по команде с входа 12 блок 6 переходит из состо ни считывани в запись , содержимое регистра 2 переписываетс в адресуемую счетчиком 4 маркера чейку блока 6. Мультиплексор переходит в исходное состо ние и прекращаетс действие сигнала «Запись, блок 6 устанавливаетс наThe signal from input 11 multiplexer 5 is set to connect the output of the counter 4 of the marker to the input of the RAM block 6, then the information byte is written to the register 2 and, at the command of input 12, the block 6 switches from the read to the record register 2 is rewritten into the cell of block 6, which is addressed by the counter 4 of the marker. The multiplexer returns to the initial state and the action of the signal "Record, block 6 is set to
режим считывани информации в блок 8. индикации.reading mode information in the display unit 8..
Процедура записи байта в адресуемую счетчиком .4 маркера чейку блока оперативной пам ти не нарушает синхронизации работы счетчика 3 адреса с циклом формировани кадра изображени блоком 8 индикации , так как переключение на режим «Запись не сопровождаетс воздействием на счетчик 3 адреса.The procedure of writing a byte to the cell of the memory block addressed by the counter .4 of the marker does not disrupt the synchronization of the counter 3 addresses with the image framing cycle by the display unit 8, since switching to the Record mode is not accompanied by an impact on the counter 3 addresses.
0 Полага , что цикл записи байта в блок 6 совпадает с циклом регенерации точки изображени (телевизионный способ отображени информации), нарушение стабильности изображени сведено к искажению одной точки знакоместа одного кадра изображени , св занного с подменой текущего , состо ни счетчика 3 адреса состо нием счетчика 4 маркера.0 Assuming that the cycle of writing a byte in block 6 coincides with the cycle of regeneration of the image point (television mode of displaying information), the violation of image stability is reduced to the distortion of one point of familiarity of one image frame associated with the substitution of the current one, the counter state of the 3 address of the counter state 4 markers.
Так как цикл записи занимает не более 2 МКС и врем формировани одного кадраSince the write cycle takes no more than 2 MKS and the time of formation of one frame
Q изображени не более 20 мс (частота кадров 50 Гц), видимое дл глаза человека искажение изображени не наблюдаетс . Режим передачи информации на внешнее устройство.Image Q is no more than 20 ms (frame rate 50 Hz); image distortion visible to the human eye is not observed. The mode of transferring information to an external device.
Цикл передачи осуществл етс аналогично циклу записи, однако б.лок 6 остаетс в режиме считывани , поэтому состо ние регистра 2 безразлично, и сигналом с входа 13 содержимое адресуемой счетчиком 4 маркера чейки блока 6 переписываетс в первый регистр 7. Вли ние режима передачиThe transfer cycle is carried out similarly to the write cycle, however, block 6 remains in read mode, so the state of register 2 is indifferent, and the signal from input 13 contents addressed by counter 4 of the cell marker 6 is written to the first register 7. Effect of transfer mode
0 на стабильность изображени идентичное, как в режиме записи.0 for image stability is identical as in recording mode.
Предлагаемое устройство обеспечивает высокую стабильность изображени растра независимо от асинхронизма команд с внешнего устройства по отношению к текущемуThe proposed device provides a high raster image stability regardless of the asynchronism of commands from an external device with respect to the current
состо нию растра изображени за счет введени в устройство мультиплексора, обеспечивающего вместе с его св з ми реализацию цикла обмена без нарушени синхронизации работы счетчика адреса с блоком 8 индикации.the image raster state by introducing into the device a multiplexer providing, together with its connections, the implementation of an exchange cycle without disrupting the synchronization of the address counter with the display unit 8.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823510511A SU1196945A1 (en) | 1982-11-05 | 1982-11-05 | Device for displaying information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823510511A SU1196945A1 (en) | 1982-11-05 | 1982-11-05 | Device for displaying information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1196945A1 true SU1196945A1 (en) | 1985-12-07 |
Family
ID=21035352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823510511A SU1196945A1 (en) | 1982-11-05 | 1982-11-05 | Device for displaying information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1196945A1 (en) |
-
1982
- 1982-11-05 SU SU823510511A patent/SU1196945A1/en active
Non-Patent Citations (1)
Title |
---|
Модель А544-22.043 006 РЭ. Техническое описание и инструкци по эксплуатации. Пульт экранный «Электроника Т-1000 У 7155.00.00.000 ТО. Техническое описание и инструкци по эксплуатации. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES8405568A1 (en) | Digital transmission systems. | |
JPS6454985A (en) | Video reproducer | |
SU1196945A1 (en) | Device for displaying information | |
JPS5471614A (en) | Signl correcting method of digital video signal | |
JPS61198293A (en) | Display signal conversion circuit | |
JPH10260667A (en) | Video display device | |
JPS59191644A (en) | Display control circuit | |
JPS62119576A (en) | Display unit | |
JPS59114665U (en) | image input device | |
SU1658204A1 (en) | Device for data display on tv screen | |
SU1522225A1 (en) | Device for interfacing processor with video monitor | |
SU1569869A1 (en) | Device for presenting information on screen of cathode-ray tube (crt) | |
SU1363179A1 (en) | Device for representing graphic information on raster display screen | |
SU1462408A1 (en) | Device for displaying information on television indicator screen | |
SU1418688A1 (en) | Information display apparatus | |
SU1401447A1 (en) | Arrangement for displaying information on television indicator screen | |
JPS58178390A (en) | Image display system | |
JPS59167899A (en) | Refresh method of dynamic random access memory | |
SU1587519A1 (en) | Device for controlling terminal network | |
SU1734098A1 (en) | Device for interfacing computer with group of peripherals | |
JP3013011B2 (en) | Buffer circuit | |
JPS59155887A (en) | Display unit | |
JPS61170793A (en) | Lcd panel controller | |
JPS58205186A (en) | Display unit | |
JPS61151588A (en) | Image display circuit |