JPS59191644A - Display control circuit - Google Patents

Display control circuit

Info

Publication number
JPS59191644A
JPS59191644A JP58065409A JP6540983A JPS59191644A JP S59191644 A JPS59191644 A JP S59191644A JP 58065409 A JP58065409 A JP 58065409A JP 6540983 A JP6540983 A JP 6540983A JP S59191644 A JPS59191644 A JP S59191644A
Authority
JP
Japan
Prior art keywords
display
section
control
data
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58065409A
Other languages
Japanese (ja)
Inventor
Tadashi Miyazaki
正 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58065409A priority Critical patent/JPS59191644A/en
Publication of JPS59191644A publication Critical patent/JPS59191644A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To aboid the disturbance of dispaly during a rewriting mode by writing the rewrite display data to a display data memory part from a temporary memory part in the timing when a display control part does not read the display data out of the display data memory part. CONSTITUTION:The input data given for rewriting purpose is stored in a main memory 12 and then stored once in a temporary data memory part 4 under the control of a main control part 3. This data gives access to a display data memory part 2 under the control of a display control part 5. Therefore the part 2 receives access from both parts 5 and 3. The access address of the part 2 is switched by an access control part 6. The part 6 connects the output of a display address generating part 13 and the address output sent from the part 3 to the part 2 in terms of time division. Here a control signal controlling part 11 which is set under a normal read mode is changed to a write mode synchronously with the timing when the address output of the part 3 is selected. Thus the contents of the part 2 are rewritten without giving any effect to a display part 1.

Description

【発明の詳細な説明】 〔発明の利用分野〕15 本発明は表示制御回路に関し、特に書換え可能な記憶装
置に記憶されているデータを書換える際における表示画
面への影響をなくすことを可能とした表示制御回路に関
するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] 15 The present invention relates to a display control circuit, and particularly to a display control circuit that makes it possible to eliminate the influence on a display screen when rewriting data stored in a rewritable storage device. This invention relates to a display control circuit.

〔発明の背景)                20
書換え可能な記憶装置に記憶されているデータを表示す
る表示装置において表示する文字や図形を変更する場合
、主制御部から上記記憶装置(表示データ記憶部)の内
容を書換えることが必要になる。従来の表示装置の表示
制御回路は、主制御部と表示制御部との制御が非同期で
あり、主制御部の動作が表示制御部の動作に優先するよ
うに構成されていた。このため、主制御部が上記表示デ
ータ記憶部をアクセスすると、表示制御部の表示データ
記憶部アクセスと衝突して表示動作が影響0を受けるこ
とになり、例えば、表示がチラック等の表示妨害が発生
するという問題があった。  ・〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の表示制御回路にお5ける上述の如
き問題を解消し、表示データ記憶部の内容を書換える際
にも表示のチラッキ等の表示妨害を生じないようにした
表示制御回路を提供することにある。
[Background of the invention] 20
When changing the characters and figures displayed on a display device that displays data stored in a rewritable storage device, it is necessary to rewrite the contents of the storage device (display data storage section) from the main control unit. . In the display control circuit of a conventional display device, control between the main control section and the display control section is asynchronous, and the operation of the main control section has priority over the operation of the display control section. Therefore, when the main control section accesses the display data storage section, it collides with the display control section's access to the display data storage section and the display operation is not affected, for example, display disturbance such as flickering occurs. There was a problem that occurred. - [Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to solve the above-mentioned problems in conventional display control circuits, and to improve the content of the display data storage section. It is an object of the present invention to provide a display control circuit which does not cause display disturbances such as display flickering even during rewriting.

〔発明の概要〕2゜ 本発明の要点は、表示制御回路を、表示データ記憶部の
内容を書換える際には、書換えるために与えられる入力
データを、主制御部の制御の下で一旦一時記憶部に記憶
させ、表示制御部が上記表示データ記憶部をアクセスし
ていない時に、前記一時記憶部に記憶したデータを上記
表示データ記憶部に書込むように構成した点にある。
[Summary of the Invention] 2゜The main point of the present invention is that when rewriting the contents of the display data storage section, the input data given for rewriting is once input to the display control circuit under the control of the main control section. The present invention is configured such that the data stored in the temporary storage section is written into the display data storage section when the display control section is not accessing the display data storage section.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の、実施例を図面に基づいて詳細に説明す
る。                  E第1図は
本発明の一実施例である表示制御回路の接続構成を示す
プルツク図である。図において、1は表示部、2は表示
データ記憶部、3は主制御部、4はデータ一時記憶部、
5は表示制御部、dはアクセス制御部、7はビデオデー
タ発生部を示1している。また、8はクロック発生部、
12は主メモリである。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings. E FIG. 1 is a pull diagram showing the connection configuration of a display control circuit according to an embodiment of the present invention. In the figure, 1 is a display section, 2 is a display data storage section, 3 is a main control section, 4 is a data temporary storage section,
5 is a display control section, d is an access control section, and 7 is a video data generation section. In addition, 8 is a clock generation section;
12 is a main memory.

上記データ一時記憶部4は、アドレス記憶部9データ記
憶部10および書込みあるいは読出し制御信号制御部1
1から成り、該書込みあるいは読;出し制御信号制御部
11は、例えば、フリップフロップで構成される。上記
表示制御部5は表示アドレス発生部13および制御信号
発生部14から成る。また、アクセス制御部6は第2図
に示す如く、上記アドレス記憶部9の出力と表示アドレ
ス発生部13の出力とを周期的に切換える機能を有する
もので、例えば、マルチプレクサで構成される。なお、
第1図において、細線の矢印は制御信号の流れを、また
、太線の矢印はアドレスまたはデータの流れを示してい
る。         ++1上述の如く構成された本
実施例の動作について、以下説明する。
The data temporary storage section 4 includes an address storage section 9, a data storage section 10, and a write or read control signal control section 1.
The write or read control signal controller 11 is composed of, for example, a flip-flop. The display control section 5 includes a display address generation section 13 and a control signal generation section 14. Further, as shown in FIG. 2, the access control section 6 has a function of periodically switching between the output of the address storage section 9 and the output of the display address generation section 13, and is composed of, for example, a multiplexer. In addition,
In FIG. 1, thin arrows indicate the flow of control signals, and thick arrows indicate the flow of addresses or data. ++1 The operation of this embodiment configured as described above will be explained below.

表示部1に表示する文字や図形は、表示制御部5の制御
の下に表示データ記憶部2からデータを読出し、ビデオ
データ発生部7でこれを表示部1゜に表示できるビデオ
データに変換して表示させる。
Characters and figures to be displayed on the display section 1 are obtained by reading data from the display data storage section 2 under the control of the display control section 5 and converting it into video data that can be displayed on the display section 1° in the video data generation section 7. and display it.

表示部1の表示内容を変更する場合には、前述の如く、
表示データ記憶部2の内容を書換えることになるが、こ
の処理は次のように行われる。。
When changing the display contents of the display unit 1, as mentioned above,
The contents of the display data storage section 2 will be rewritten, and this process is performed as follows. .

書換えのために与えられた入力データは主メモリ。The input data given for rewriting is stored in the main memory.

12に記憶されており、主制御部3の制御の下で、一旦
、データ一時記憶部4に記憶される。この際、入力デー
タのアドレスは前記アドレス記憶部9に、データは前記
データ記憶部10に記憶される。・上記データ一時記憶
部4に記憶されたデータは、)表示制御部5の制御の下
で、表示データ記憶部2をアクセスする。
12, and is temporarily stored in the data temporary storage section 4 under the control of the main control section 3. At this time, the address of the input data is stored in the address storage section 9, and the data is stored in the data storage section 10. - The data stored in the temporary data storage section 4 is accessed from the display data storage section 2 under the control of the display control section 5.

従って、表示データ記憶部2は表示制御部5と主制御部
3との両方からアクセスされることになるが、このアク
セスの切換えは、表示制御部5の制御の下に行われ、表
示データ記憶部2のアクセスアドレスは前記アクセス制
御部6で切換えられる。
Therefore, the display data storage section 2 is accessed by both the display control section 5 and the main control section 3, but this access switching is performed under the control of the display control section 5, and the display data storage section 2 is accessed by both the display control section 5 and the main control section 3. The access address of section 2 is switched by the access control section 6.

第2図は上記動作のタイミングチャートである。FIG. 2 is a timing chart of the above operation.

図において、Aは主制御部3から出力され、デ下タ一時
記憶部4のアドレス記憶部9に記憶されているアドレス
データであり、Bは表示制御部5の表示アドレス発生部
13の出力である。また、Cは表示制御部50制御信号
発生部14から送られる制御信号に基づいて周期的に変
化するアクセる(制御部6の入力であり、表示データ記
憶部2をアクセスするときの切換信号である。そして、
Dば上記切換信号Cによって選択された、表示データ記
憶部2をアクセスするアドレス信号を示している。
In the figure, A is the address data output from the main control unit 3 and stored in the address storage unit 9 of the data temporary storage unit 4, and B is the output of the display address generation unit 13 of the display control unit 5. be. Further, C is an access signal that changes periodically based on the control signal sent from the display control unit 50 control signal generation unit 14 (an input to the control unit 6, and a switching signal when accessing the display data storage unit 2). Yes. And,
D indicates an address signal for accessing the display data storage unit 2 selected by the switching signal C.

第2図からも明らかな如く、アクセス制御部6・は、表
示制御部5の表示アドレス発生部13の出力(上記信号
B)とデータ一時記憶部4すなわぢ主制御部3からのア
ドレス出力(上記信号A)とを時分割的に表示データ記
憶部2に接続する。こ0こで、通常読出しモードになっ
ている前記制御信号制御部11を、上記主制御部3から
のアドレス出力が選択されるタイミングと同期させて書
込みモードにすることにより、表示部lへの影響なしに
、表示データ記憶部2の内容を書換えること力りできる
〇 上記主制御部3からのアドレス出力が選択されるタイミ
ングとしては、例えば、表示画面の帰線時間を利用する
ようにすれば良い。
As is clear from FIG. 2, the access control section 6 uses the output of the display address generation section 13 of the display control section 5 (the above signal B) and the address output from the data temporary storage section 4, that is, the main control section 3. (the above signal A) is connected to the display data storage section 2 in a time-sharing manner. Here, the control signal control section 11, which is normally in the read mode, is put into the write mode in synchronization with the timing at which the address output from the main control section 3 is selected, thereby controlling the display section l. It is possible to rewrite the contents of the display data storage unit 2 without any influence. The timing at which the address output from the main control unit 3 is selected can be, for example, by using the retrace time of the display screen. Good.

上記説明では、表示データ記憶部2への、主制〇御部3
の制御に基づくデータ書換えについて述べたが、これは
データ読出しについても同様であり°、主制御部5によ
るデータ読出しが表示制御部5による表示部1への表示
に影響を与えることはない。
In the above explanation, the main control unit 3 to the display data storage unit 2
Although data rewriting based on control has been described, the same applies to data reading. Data reading by the main control section 5 does not affect the display on the display section 1 by the display control section 5.

〔発明の効果〕〔Effect of the invention〕

以−ヒ述べた如く、本発明によれば、表示データを書換
えるために与えられた入力データは、主制御部の制御の
下で一旦データ一時記憶部に記憶させ、表示制御部が表
示データ記憶部から表示データを読出していないタイミ
ングで前記データ一時)記憶部から表示データ記憶部に
送り、書込み(書換え)または読出しを行うようにした
ので、主制御部からの表示データ記憶部アクセスによる
表示妨害を完全になくすることが可能な表示制御回路を
実現できるという顕著な効果を奏するものであ−・る。
As described below, according to the present invention, input data given for rewriting display data is temporarily stored in the data temporary storage section under the control of the main control section, and the display control section rewrites the display data. Since the data is temporarily sent from the storage section to the display data storage section and written (rewritten) or read at a timing when the display data is not being read from the storage section, the display data can be displayed by accessing the display data storage section from the main control section. This has the remarkable effect of realizing a display control circuit that can completely eliminate interference.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
その動作タイミングチャートである。・l;表示部、2
;表示データ記憶部、3;主制御)御部、4:データ一
時記憶部、5:表示制御部、6:アクセス制御部、7:
ビデオデータ発生部、8:クロック発生部、9ニアドレ
ス記憶部、1゜:データ記憶部、11:書込みあるいは
d出し制御信号制御部、12:主メモリ、13:表示ア
ドレス発生部、14:制御信号発生部。 <Co(J   ρ
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is an operation timing chart thereof.・l; Display section, 2
; display data storage unit, 3; main control) control unit, 4: data temporary storage unit, 5: display control unit, 6: access control unit, 7:
Video data generation section, 8: Clock generation section, 9 Near address storage section, 1°: Data storage section, 11: Write or d output control signal control section, 12: Main memory, 13: Display address generation section, 14: Control Signal generator. <Co(J ρ

Claims (1)

【特許請求の範囲】[Claims] 記憶装置内のデータを読出して表示部に表示するための
表示制御部と、前記記憶装置へのデータの書込みまたは
これからのデータの読出しを制御する主制御部とを有す
る表示制御回路において、・前記主制御部からの入力デ
ータを一時記憶するデータ一時記憶手段および前記記憶
装置に対する主制御部からのアクセスと表示制御部から
のアクセスとを、時分割により制御するアクセス制御手
段とを設けたことを特徴とする表示制御回路。  ・
In a display control circuit having a display control section for reading data in a storage device and displaying it on a display section, and a main control section for controlling writing of data to the storage device or reading of data from the storage device, the above-mentioned A temporary data storage means for temporarily storing input data from the main control section, and an access control means for controlling access from the main control section and access from the display control section to the storage device in a time-sharing manner. Characteristic display control circuit.・
JP58065409A 1983-04-15 1983-04-15 Display control circuit Pending JPS59191644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58065409A JPS59191644A (en) 1983-04-15 1983-04-15 Display control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58065409A JPS59191644A (en) 1983-04-15 1983-04-15 Display control circuit

Publications (1)

Publication Number Publication Date
JPS59191644A true JPS59191644A (en) 1984-10-30

Family

ID=13286200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58065409A Pending JPS59191644A (en) 1983-04-15 1983-04-15 Display control circuit

Country Status (1)

Country Link
JP (1) JPS59191644A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391688A (en) * 1986-10-06 1988-04-22 ダイハツ工業株式会社 Image memory device
JPH0293584A (en) * 1988-09-30 1990-04-04 Canon Inc Information processor
JP2013231787A (en) * 2012-04-27 2013-11-14 Seiko Epson Corp Image display device, program and control method for image display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391688A (en) * 1986-10-06 1988-04-22 ダイハツ工業株式会社 Image memory device
JPH0293584A (en) * 1988-09-30 1990-04-04 Canon Inc Information processor
JP2013231787A (en) * 2012-04-27 2013-11-14 Seiko Epson Corp Image display device, program and control method for image display device

Similar Documents

Publication Publication Date Title
JPH0612863A (en) Dual port dram
JPS582874A (en) Picture structure alteration circuit for full graphic display unit
JPS59191644A (en) Display control circuit
KR100472478B1 (en) Method and apparatus for controlling memory access
JP2934277B2 (en) Display control device and display control method
KR940000603B1 (en) Display control device
JPS63131176A (en) Image display device
KR960004654B1 (en) Address control circuit for monitor
JPS58224382A (en) Image memory access circuit for crt display
JPS62113193A (en) Memory circuit
JPH0347516B2 (en)
KR890002003B1 (en) Crt control circuit
JP2001184014A (en) Lcd control system
JPS62133481A (en) Controller for display unit
JPH01164994A (en) Display
JPH08147207A (en) Memory circuit
JPS60218131A (en) Display device
JPS63143588A (en) Non-synchronous writing/reading apparatus
JPS6067986A (en) Writing of display data into display unit
KR970029001A (en) How to scroll the screen of the graphics controller
JPH05134623A (en) Display control device
JPS6383796A (en) Screen synthesization circuit
JPS60220386A (en) Frame memory access system
JPS60254083A (en) Overlap display unit
KR960028468A (en) Character display circuit of high definition television receiver