KR890002003B1

KR890002003B1 - Crt control circuit

Info

Publication number: KR890002003B1
Application number: KR1019860005910A
Authority: KR
Inventors: 김주은
Original assignee: 금성통신 주식회사; 이재연 · 하인츠 디터 케루트
Priority date: 1986-07-19
Filing date: 1986-07-19
Publication date: 1989-06-07
Also published as: KR880002072A

Abstract

The circuit writes the contents of a frame characteristic buffer memory, connecting to a frame buffer memory, to appropriate address of the moved frame characteristic buffer memory when microprocessor reads the frame buffer for certain letter to be moved and writes the frame buffer corresponding to a moved position. The microprocessor only controls frame buffer, which causes fast data display for a system of high efficiency.

Description

CRT control circuit

제1도는 종래의 CRT 제어회로도.1 is a conventional CRT control circuit diagram.

제2도는 본 발명의 CRT 제어회로도.2 is a CRT control circuit diagram of the present invention.

＊ 도면의 주요부분에 대한 부호의 설명＊ Explanation of symbols on main parts of drawing

1 : 마이크로프로세서 2 : 씨알티콘트롤러1 microprocessor 2 STI controller

3 : 멀리플렉서 4 : 화면버퍼3: far multiplexer 4: screen buffer

5 : 특성버퍼 6 : 데이터버퍼5: Characteristic buffer 6: Data buffer

7, 8, 10 : 래치 9 : 문자발생기7, 8, 10: latch 9: character generator

11 : 병렬/직렬데이타변환기 12 : 비디오데이타발생기11: parallel / serial data converter 12: video data generator

13 : 씨알티 14 : 공용메모리제어회로13: CR14 14: shared memory control circuit

15 : 게이트 16 : 특성래치15: gate 16: characteristic latch

17, 18 : 오아게이트17, 18: Oagate

본 발명은 씨알티(CRT)화면에 표시되는 문자를 제어하기 위한 씨알티 제어회로에 관한 것으로, 특히 씨알티에 표시되는 문자와 관련된 문자특성버퍼메모리의 내용을 신속히 이동시켜 필요한 데이타등 기타상황을 씨알티화면에 신속히 표시함과 동시에 마이크로프로세서 효율을 크게 증가시킬 수 있게한 씨알티 제어회로에 관한 것이다. 일반적으로 씨알티 화면에 문자를 표시하는 경우에는 그 표시될 문자에 특성을 부여하여, 즉, 밝기, 깜박임, 밑줄, 역상등의 특성을 부여하여 문자를 표시하게 되고, 씨알티 화면상에 문자를 이동시키는 경우에도 이동될 문자뿐 아니라 그 이동될 문자에 대응하는 문자의 특성도 함께 이동시켜야만 비로소 씨알티 화면상에 정상적인 문자이동이 이루어지게 된다. 따라서, 일반적으로 씨알티 제어회로에 있어서는 문자에 해당하는 문자에 해당하는 코드가 기록되는 화면버퍼메모리(이하, 화면버퍼라 한다)와, 그 해당문자에 대응하는 특성코드가 기록되는 화면특성버퍼메모리(이하, 특성버퍼라 한다)가 구성되어 있으며, 마이크로프로세서와 표시제어회로가 이들 화면버퍼와 특성버퍼를 제어하면서 씨알티 화면에 문자를 표시하도록 되어있다. 한편, 씨알티를 갖추고 있는 시스템에 있어서는 마이크로프로세서가 화면버퍼와 특성버퍼를 제어하는일 이외에도 많은 프로그램을 수행하여야 하며, 프로그램 수행량에 비례하여 마이크로프로세서가 화면버퍼와 특성버퍼를 제어하는 회수도 증가하므로 화면버퍼와 특성버퍼에 대한 신속한 제어는 많은 양의 데이타를 표시하는 경우에는 물론 시스템의 성능을 좌우하는 중요한 요소로 되고 있다.The present invention relates to a CALTI control circuit for controlling a character displayed on a CRT screen, and in particular, to quickly move the contents of a character characteristic buffer memory related to a character displayed on a CRT screen, thereby recognizing necessary data and other situations. The present invention relates to a CALTI control circuit that can quickly display a tee screen and at the same time significantly increase the microprocessor efficiency. In general, when a character is displayed on the screen, the character is displayed by giving characteristics to the displayed character, that is, brightness, blinking, underlining, and inversion, and the character is displayed. Even in the case of moving, not only the character to be moved but also the characteristics of the character corresponding to the character to be moved must be moved together so that normal characters can be moved on the screen. Therefore, in the CRTI control circuit, generally, a screen buffer memory (hereinafter referred to as a screen buffer) in which a code corresponding to a character is recorded, and a screen characteristic buffer memory in which a characteristic code corresponding to the character is recorded are recorded. (Hereinafter referred to as a characteristic buffer), the microprocessor and the display control circuit display characters on the screen while controlling the screen buffer and the characteristic buffer. On the other hand, in a system equipped with CALTI, a large number of programs must be executed in addition to the microprocessor controlling the screen buffer and the characteristic buffer, and the number of times the microprocessor controls the screen buffer and the characteristic buffer increases in proportion to the program execution amount. Therefore, quick control of screen buffer and characteristic buffer becomes important factor that determines system performance as well as displaying large amount of data.

종래의 씨알티 제어회로는 제1도에 도시한 바와같이 마이크로프로세서(1) 및 씨알티콘트롤러(2), 멀티플렉서(3), 화면버퍼(4), 특성버퍼(5), 데이터버퍼(6), 래치(7, 8, 10), 문자발생기(9), 병렬/직렬데이타변환기(11), 비디오 데이타발생기(12), 공용메모리제어회로(14)등으로 구성된 것으로, 일정주기의 선택신호(S)가 고전위 상태에서는 마이크로프로세서(1)의 어드레스 신호가 멀리플렉서(3)를 통해 화면버퍼(4) 및 특성버퍼(5)의 어드레스를 지정하게 되고, 상기 선택신호(S)가 저전위 상태에서는 씨알티콘트롤러(2)이 어드레스 신호가 멀티플렉서(3)를 통해 화면버퍼(4) 및 특성버퍼(5)의 어드레스를 지정하게 되며, 화면버퍼(4) 및 특성버퍼(5)는 인에이블신호단자(EN₁)(EN₂)에 인에이블신호가 인가됨에 따라 각기 인에이블 상태로된 후 읽기, 기록신호단자(RD, WR)에 인가되는 신호에 의해 읽기 또는 기록모드를 수행하게 된다. 따라서, 상기와같은 방식으로 화면버퍼(4) 및 특성버퍼(5)가 기록모드로된 후 마이크로프로세서(1)의 어드레스 신호가 멀리플렉서(3)를 통하여 화면버퍼(4) 및 특성버퍼(5)의 어드레스를 지정하고 마이크로프로세서(1)의 문자데이타신호 및 특성데이타신호가 방향제어신호(DS)에 의하여 데이터버퍼(6)를 통한 후 화면버퍼(4) 및 특성버퍼(5)에 인가하면, 문자데이타신호 및 특성데이타신호는 화면버퍼(4) 및 특성버퍼(5)의 지정된 어드레스에 각기 기록되고, 반대로, 화면버퍼(4) 및 특성버퍼(5)가 읽기모드로 되고, 상기와같은 방식으로 마이크로프로세서(1)의 어드레스신호가 화면버퍼(4) 및 특성버퍼(5)의 어드레스를 지정하면 그 어드레스에 기록되어 있는 문자데이타신호 및 특성데이타신호는 각기 읽혀진 후 방향제어신호(DS)에 의해 데이터버퍼(6)를 통해 마이크로프로세서(1)에 인가된다.The conventional CALTI control circuit includes a microprocessor (1) and a CALTI controller (2), a multiplexer (3), a screen buffer (4), a characteristic buffer (5), and a data buffer (6) as shown in FIG. , Latches (7, 8, 10), character generator (9), parallel / serial data converter (11), video data generator (12), shared memory control circuit (14), and the like. When S) is in the high electric potential state, the address signal of the microprocessor 1 specifies the address of the screen buffer 4 and the characteristic buffer 5 through the multiplexer 3, and the selection signal S is low. In the potential state, the STI controller 2 causes the address signal to address the screen buffer 4 and the characteristic buffer 5 through the multiplexer 3, and the screen buffer 4 and the characteristic buffer 5 enable signal terminal (EN ₁₎ (EN ₂₎ as the enable signal to the read-after in each of the enable state, a write signal terminal (RD, WR) Is to perform a read or a write mode according to the signal. Therefore, after the screen buffer 4 and the characteristic buffer 5 are put into the recording mode in the above-described manner, the address signal of the microprocessor 1 is transmitted through the multiplexer 3 to the screen buffer 4 and the characteristic buffer ( 5) and the character data signal and the characteristic data signal of the microprocessor 1 are applied to the screen buffer 4 and the characteristic buffer 5 through the data buffer 6 by the direction control signal DS. In this case, the character data signal and the characteristic data signal are respectively recorded at the designated addresses of the screen buffer 4 and the characteristic buffer 5, and conversely, the screen buffer 4 and the characteristic buffer 5 are in the read mode. In the same manner, when the address signal of the microprocessor 1 designates the address of the screen buffer 4 and the characteristic buffer 5, the character data signal and the characteristic data signal recorded at the address are respectively read and then the direction control signal DS Through the data buffer (6) Is applied to the chroma processor (1).

한편, 상기와 같은 방식으로 화면버퍼(4) 및 특성버퍼(5)가 읽기모드로 되고, 씨알티콘트롤러(2)의 어드레스 신호가 멀티플렉서(3)를 통하여 화면버퍼(4) 및 특성버퍼(5)의 어드레스를 지정하면, 그 어드레스에 각기 기록되어 있는 문제데이타신호 및 특성데이타신호가 읽혀져 출력되고, 그러나, 이때 그 문자데이터신호 및 특성데이타 신호는 방향제어회로(DS)에 의하여 데이터버퍼(6)를 통과할 수 없게되고, 씨알티콘트롤러(2)에서 출력되는 허용클럭신호(CK₂, CK₃)에 의하여 상기 문자데이타 신호 및 특성데이타신호는 래치(7), (8)에 각기 저장되어 문자발생기(9) 및 래치(10)로 출력되고, 이때 씨알티콘트롤러(2)에서 출력된 로하우스 캔(Row Scan) 어드레스신호가 문자발생기(9)에 인가되므로 그에 대응하는 문자신호가 발생되어 출력되고, 이 문자신호는 병렬/직렬데이타변환기(11)에서 직력데이타신호로 변환되어 비디어데이타발생기(12)에 인가되고, 또한 상기 래치(8)에서 출력된 특성데이타신호는 래치(10)에 다시 저장된 후 출력되어 비디오데이타 발생기(12)에 인가되므로 씨알티콘트롤러(2)에 위치지정신호에 대응하는 위치에 특성신호가 부여된 비디오 데이타 신호가 발생되어 씨알티(13)에 표시된다. 그러나, 이러한 종래의 씨알티 제어회로에 있어서는 씨알티(13)에 표시된 문자를 위로 이동시킬(Scroll) 경우 마이크로프로세서(1)가 이동시킬 문자에 해당되는 화면버퍼(4)의 내용을 읽어 이동시킬 위치에 해당되는 화면버퍼(4)의 어드래스에 기록한 후, 다시 마이크로프로세서(1)가 읽은 문자 데이타신호에 대응하는 특성버퍼(5)의 내용을 읽어 이동시킬 위치에 해당되는 특성버퍼(5)의 어드레스에 기록하여야 하므로 스클롤시에 많은 시간이 소요되는 결점이 있었다. 실제적인 예를들어 한 화면에 한글 1,000자를 표시할 수 있다고 하고, 코드신호가 2바이트라고 하면 한 화면을 한줄씩 옮기기 위하여는 2,000바이트의 화면버퍼의 내용을 읽어 기록하여야 하고, 이에따른 특성버퍼 1,000바이트의 내용도 읽어 기록하여야 한다.On the other hand, the screen buffer 4 and the characteristic buffer 5 is in the read mode in the same manner as described above, and the address signal of the STI controller 2 is transmitted through the multiplexer 3 to the screen buffer 4 and the characteristic buffer 5. ), The problem data signal and the characteristic data signal recorded in the address are read out and output. However, at this time, the character data signal and the characteristic data signal are read by the direction control circuit DS. ), The character data signal and the characteristic data signal are stored in the latches 7 and 8, respectively, by the allowable clock signals CK ₂ and CK ₃ outputted from the CL controller 2. It is output to the character generator 9 and the latch 10, and at this time, the low house can (Row Scan) address signal output from the STI controller 2 is applied to the character generator 9, so that a corresponding character signal is generated. Are output, and this text signal is parallel / The column data converter 11 is converted into a serial data signal and applied to the video data generator 12. Also, the characteristic data signal output from the latch 8 is stored in the latch 10 and then output again to the video data generator. Since it is applied to (12), the video data signal to which the characteristic signal is given to the position corresponding to the positioning signal is generated in the STI controller 2, and displayed on the STI. However, in the conventional CALTI control circuit, when the characters displayed on the CALTI 13 are scrolled up, the microprocessor 1 reads and moves the contents of the screen buffer 4 corresponding to the character to be moved. After writing to the address of the screen buffer 4 corresponding to the position, the characteristic buffer 5 corresponding to the position to which the contents of the characteristic buffer 5 corresponding to the character data signal read by the microprocessor 1 is read and moved again. There is a drawback in that it takes a lot of time during scrolling because it must be recorded at the address of. For example, if one screen can display 1,000 Korean characters, and if the code signal is 2 bytes, the screen buffer of 2,000 bytes must be read and recorded in order to move one screen line by line. The contents of the bytes must also be read and recorded.

즉 화면의 한줄을 옮기는 경우 3,000바이트의 메모리 이동이 있어야 하는데, 특히, 화면버퍼나 특성버퍼는 마이크로프로세서와 씨알티콘트롤러 소자간에 공용메모리로 구성되어 서로 허용된 시간대에만 기록하고 읽을 수 있게되므로 실제 소요되는 시간은 메모리 3,000바이트의 이동보다 거의 두배가 소요되고 화면의 문자 이동속도가 너무 늦게되는 결점이 있었다. 본 발명은 상기와같은 문제점을 해결하기 위하여, 화면에 표시된 문자를 이동시키기 위하여 마이크로프로세서가 이동시킬 문자에 해당되는 화면버퍼의 내용을 읽어 이동시킬 위치에 행당되는 화면버퍼의 어드레스에 기록할때 그에 대응하는 특성버퍼의 내용을 하드웨어적으로 이동시켜 특성버퍼의 해당어드레스에 기록할 수 있게 창안한 것으로, 이를 첨부된 본 발명의 회로도에 의하여 상세히 설명하면 다음과 같다.In other words, when moving one line of the screen, there should be 3,000 bytes of memory movement. Especially, the screen buffer or the characteristic buffer is composed of common memory between the microprocessor and the STI controller so that it can be written and read only in the time allowed. It took about twice as much time as moving 3,000 bytes of memory, and the character moving speed of the screen was too slow. In order to solve the above problems, the present invention reads the contents of the screen buffer corresponding to the character to be moved so as to move the characters displayed on the screen and writes them to the address of the screen buffer per line at the position to be moved. The contents of the corresponding characteristic buffer can be moved in hardware to be recorded in the corresponding address of the characteristic buffer, which will be described in detail with reference to the accompanying circuit diagram of the present invention.

제2도에 도시한 바와같이, 마이크로프로세서(1) 및 씨알티콘트롤러(2), 멀티 ; 플렉서(3), 화면버퍼(4), 특성버퍼(5), 데이타버퍼(6), 래치(7, 8, 9, 10), 문자발생기(9), 병렬/직렬데이타 변환기(11), 비디오데이타 발생기(12), 씨알티(13), 공용메모리제어회로(14)로 구성된 씨알티 제어회로에 있어서, 상기 마이크로프로세서(1)의 어드레스신호가 선택신호(S)에 의해 멀티플렉서(3)를 통하여 화면버퍼(4) 및 특성버퍼(5)의 동일 어드레스를 지정하게 하고, 상기 데이터버퍼(6)와 특성버퍼(5)의 출력측 사이에 특성래치(16)를 연결함과 아울러 특성버퍼(5)의 출력측을 게이트(15)를 통하여 특성래치(16)의 입력측에 연결하고 화면버퍼 기록제어회로(WRCS)는 상기 화면버퍼(4)의 기록제어단자(WR) 및 특성버퍼(5)의 기록제어단자(WR), 특성래치(16)의 출력인에이블단자(OE)에 공통 인가되게 접속하며, 화면버퍼 읽기제어회로(RDCS) 및 씨알티콘트롤러 사용신호(CRTC)는 오아게이트(17)를 통하여 화면버퍼(4)의 출력 인에이블단자(OE) 및 특성버퍼(5)의 출력 인에이블단자(OE)에 공통인가되게 접속하며, 화면버퍼읽기제어신호(RDCS) 및 특성코드래치신호(RH)는 상기 특성래치(16)의 클럭단자(CK₁)에 접속하고, 화변버퍼읽기제어신호(RDCS)는 상기 게이트(15)의 제어단자에 접속하여 구성한 것으로, 이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.As shown in FIG. 2, the microprocessor 1 and the STI controller 2, multi; Flexure (3), screen buffer (4), characteristic buffer (5), data buffer (6), latch (7, 8, 9, 10), character generator (9), parallel / serial data converter (11), In the CALTI control circuit composed of the video data generator 12, the CAL13, and the common memory control circuit 14, the address signal of the microprocessor 1 is selected by the multiplexer 3 by the selection signal S. By designating the same address of the screen buffer 4 and the characteristic buffer 5 through the connection, the characteristic latch 16 is connected between the data buffer 6 and the output side of the characteristic buffer 5 and the characteristic buffer ( The output side of 5) is connected to the input side of the characteristic latch 16 through the gate 15, and the screen buffer write control circuit WRCS is connected to the write control terminal WR and the characteristic buffer 5 of the screen buffer 4. It is commonly connected to the write control terminal WR and the output enable terminal OE of the characteristic latch 16, and is used for the screen buffer read control circuit RDCS and the CR controller. Is commonly connected to the output enable terminal OE of the screen buffer 4 and the output enable terminal OE of the characteristic buffer 5 through the oragate 17, and the screen buffer read control signal RDCS. And the characteristic code latch signal RH is connected to the clock terminal CK ₁ of the characteristic latch 16, and the conversion buffer read control signal RDCS is connected to the control terminal of the gate 15. Referring to the effect of the present invention configured in detail as follows.

마이크로프로세서(1)의 어드레스 신호는 일정주기의 선택신호(S)가 마이크로프로세서(1)의 사용시간대인 고전위 상태를 유지할때 멀티플렉서(3)를 통하여 화면버퍼(4) 및 특성버퍼(5)의 동일 어드레스르 지정하게 되고, 이때 화면버퍼읽기제어신호(RDCS)가 인가되면, 그 화면버퍼읽기제어신호(RDCS)는 오아게이트(17)를 통하여 화면버퍼(4) 및 특성버퍼(5)의 출력 인에이블단자(OE), (OE)에 인가되어 출력 인에이블 상태로 만드므로 상기와 같이 화면버퍼(4) 및 특성버퍼(5)에 지정된 어드레스의 문자데이타신호 및 특성신호가 출력되고, 이와같이 출력된 문자데이타신호는 데이터버퍼(6)를 통하여 마이크로프로세서(1)에 전달되고, 또한 이때 화면버퍼읽기제어신호(RDCS)에 의하여 게이트(15가 도통상태로 되고, 그 화면일기제어회로(RDCS)가 오아게이트(18)를 통하여 특성래치(16)의 클럭단자(CK₁)에 인가되므로 상기와 같이 특성버퍼(5)에서 출력된 특성신호가 게이트(15)를 통하여 특성래치(16)에 저장된다. 따라서, 이때 씨알티(13)에 표시된 문자의 변경된 위치에 대응하는 어드레스를 마이크로프로세서(1)에서 출력하여 상기와 같은 방식으로 화면버퍼(4) 및 특성버퍼(5)에 동일 어드레스를 지정하고, 화변버퍼기록제어신호(WRCS)가 인가되면, 그 화면버퍼기록제어시호(WRCS)는 화면버퍼(4) 및 특성버퍼(5)를 기록 모드로 함과 동시에 특성래치(16)를 출력 인에이블 상태로 만들므로, 상기와 같이 마이크로프로세서(1)에서 읽어간 문자데이타신호는 데이타버퍼(6)를 통하여 화면버퍼(4)의 지정된 어드레스에 기록됨과 동시에 특성래치(16)에 저장되어 있던 특성신호는 출력되어 특성버퍼(5)의 지정된 어드레스에 기록된다. 그리고, 마이크로프로세서(1)에서 새로운 문자데이타신호 및 특성신호를 기록하는 경우에는 마이크로프로세서(1)에서 특성신호가 먼저 출력된 후 데이터버퍼(6)를 통하여 특성래치(16)에 인가되고, 이때 특성코드래치신호(RH)가 오아게이트(18)를 통하여 특성래치(16)의 클럭단자(CK₁)에 인가되므로 상기 특성신호는 특성래치(16)에 저장하고, 이후 마이크로프로세서(1)에서 문자 데이타 신호가 출력된 후 데이터버퍼(5)를 통하여 화면버퍼(4)에 인가되므로 화면버퍼기록제어신호(WRCS)가 인가될 때 상기와 같은 방식으로 화면버퍼(4) 및 특성버퍼(5)의 저장된 어드레스에 문자데이타 신호 및 특성신호가 각기 기록된다. 그리고, 씨알티콘트롤러(2)의 제어에 따라 문자데이타신호 및 특성신호가 씨알티(13)에 인가되는 과정은 제1도에서 설명과 동일하게 된다.The address signal of the microprocessor (1) is characterized in that the screen buffer (4) and the characteristic buffer (5) through the multiplexer (3) when the selection signal (S) of a certain period is maintained in the high potential state, which is the time zone of use of the microprocessor (1) In this case, when the screen buffer read control signal RDCS is applied, the screen buffer read control signal RDCS is transmitted to the screen buffer 4 and the characteristic buffer 5 through the oragate 17. As it is applied to the output enable terminals OE and OE to make the output enable state, the character data signal and the characteristic signal of the address specified in the screen buffer 4 and the characteristic buffer 5 are output as described above. The output character data signal is transmitted to the microprocessor 1 through the data buffer 6, and at this time, the gate 15 is brought into a conductive state by the screen buffer read control signal RDCS, and the screen diary control circuit RDCS Through the oragate 18 Since it is applied to the clock terminal CK ₁ of the castle latch 16, the characteristic signal output from the characteristic buffer 5 is stored in the characteristic latch 16 through the gate 15 as described above. 13 outputs an address corresponding to the changed position of the character indicated by 13 in the microprocessor 1, assigns the same address to the screen buffer 4 and the characteristic buffer 5 in the same manner as above, and changes the buffer buffer write control signal ( When WRCS) is applied, the screen buffer write control signal WRCS sets the screen buffer 4 and the characteristic buffer 5 to the recording mode and at the same time makes the characteristic latch 16 an output enable state. As described above, the character data signal read from the microprocessor 1 is recorded at the designated address of the screen buffer 4 through the data buffer 6 and the characteristic signal stored in the characteristic latch 16 is outputted to the characteristic buffer 5. At the specified address). When the microprocessor 1 writes a new character data signal and a characteristic signal, the characteristic signal is first outputted from the microprocessor 1 and then applied to the characteristic latch 16 through the data buffer 6. Since the latch signal RH is applied to the clock terminal CK ₁ of the characteristic latch 16 through the orifice 18, the characteristic signal is stored in the characteristic latch 16, and then the character data is stored in the microprocessor 1. After the signal is output, it is applied to the screen buffer 4 through the data buffer 5, so that when the screen buffer write control signal WRCS is applied, the screen buffer 4 and the characteristic buffer 5 are stored in the same manner as described above. The character data signal and the characteristic signal are respectively recorded in the address. In addition, the process of applying the text data signal and the characteristic signal to the SALT 13 under the control of the STI controller 2 is the same as that described in FIG.

이상과 같이 본 발명은 마이크로프로세서(1)가 특성버퍼(5) 내용을 제어하지 않고 화면버퍼(4)의 내용만 제어하더라도 특성버퍼(5)의 내용이 하드웨어적으로 자동이동되도록 하므로서 데이타의 신속한 표시 및 마이크로프로세서(1)의 부담감소로 인한 마이크로프로세서(1)의 효율을 증대시켜 결국 시스템의효율을 크게 증가시키는 큰 효과르 나타내게 되는 것이다.As described above, according to the present invention, even if the microprocessor 1 controls only the contents of the screen buffer 4 without controlling the contents of the characteristic buffer 5, the contents of the characteristic buffer 5 are automatically moved in hardware, so that the data can be quickly moved. Increasing the efficiency of the microprocessor (1) due to the display and the burden on the microprocessor (1) will result in a great effect of greatly increasing the efficiency of the system.

Claims

Microprocessor (1) and CALTI Controller (2), Far Multiplexer (3), Screen Buffer (4), Characteristic Buffer (5), Latches (7, 8, 10), Character Generator (9), Parallel / Serial The data converter 11, the video data generator 12, the CL 13 and the shared memory control circuit 14 are used to display the contents of the screen buffer 4 and the characteristic buffer 5 on the CL 13. In the CT control circuit, the outputs of the multiplexer 3 are connected to the inputs of the screen buffer 4 and the characteristic buffer 5 having the same address, and the data bus and the characteristic buffer of the data buffer 6 are connected to each other. The characteristic latch 16 is connected between the outputs of 5) and the output side of the characteristic buffer 5 is connected to the input side of the characteristic latch 16 through the gate 15 which is conducted by the screen buffer read control circuit RDCS. And the screen buffer write control signal WRCS is common to the write control terminal WR of the screen buffer 4 and the characteristic buffer 5 and to the output enable terminal OE of the characteristic latch. The screen buffer read control signal RDCS and the CRTC controller use signal CRTC are connected to the output enable terminal OE of the screen buffer 4 and the characteristic buffer 5 through the oragate 17. It is connected in common, and the screen buffer read control signal RDCS and the characteristic code latch signal RH are connected to the clock terminal CK ₁ of the characteristic latch 16 through an oragate 18. CRT control circuit.