SU1196864A1 - Устройство дл определени знака числа в системе остаточных классов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗНАКА ЧИСЛА В СИСТЕМЕ ОСТАТОЧНЫХ : .КЛАССОВ, содержащее группу входных .. регистров, группу блоков пам ти, сумматор ,-три схемы сравнени , два элемента И, триггер, причем входы остатков по основани м устройства соединены с входами соответствующих входных регистров группы, выходы которых соединены с адресными входами соответствующих блоков пам ти группы , выход сумматора соедин;ен с первыми входами первой ивторой схем сравнени , выходы которых соединены с первыми входами соответствующих элементов И, второй вход первого элемента И соединен с .выходом второй схемы сравнени , выход триггера  в- . л етс  выходом знака устройства, о т л и ч а ю щ е е с   тем, что, с целью повышени  быстродействи , оно содержит четвертую схему сравнени , дешифратор нул , группу аналоговых ключей, группу цифроаналоговых преобразователей, элемент НЕ, два аналоговых ключа, вычитатель, причем выход первой схемь сравнени  через элемент НЕ соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены с управл ющими входами соответствующих аналоговых ключей группы, информационные входы которых соединены соответственно с первым и вторым входами опорных напр жений устройства , выходы первого и второго аналоговых ключей группы и выход сумматора соединены соответственно, с первым и вторым входами вычитаемого и входом уменьшае.мого вычитател , выход которого соединен спервым входом третьей схемы сравнени , выход которой соединен с входом триггера , вторые входы первой, второй и i третьей схем сравнени  соединены соответственно с третьим, четвертым (Л и п тым входами опорных напр жений устройства,, выходы блоков пам ти группы через соответствующие цифроаналоговые преобразователи группы соединены с соответствующими с первого по третий входами сумматора, входы с четвертого по шестой которо- со гр соединены соответственно с выхода0 ми аналоговых ключей группы, инфор-, 00 О) мационные входы которых соединены С: шестым входом опорного напр жени  устройства, управл ющие входы перво4 го, второго и третьего аналоговых ключей группы соединены соответственно с выходом первого входного регистратора группы, выходом четвертой схемы сравнени , и выходом дешифратора нул , первый и второй входы четвертой схемы сравнени  соединены соответственно с выходами первого и второго входных регистров группы ., выход второго входного регистра входом дешифрагруппы , соединен с тора нул .

Description

I Изобретение относитс  к вычислительной технике и может быть исполь зовано в вычислительных устройствах работающих в системе остаточных классов (сок). Цель изобретени  - повышение быс тродействи . На чертеже приведена схема устройства дл  определени  знака числа в СОК. Предлагаемое устройство содержит группу входных регистров 1,схем.у 2 сравнени , дешифратор 3 нул ,группу блоков 4 пам ти, группу аналоговых ключей 5, сумматор 6, вычитатель 7, .группу цйфроаналрговых преобразователей 8, элемент НЕ 9, элементы И 10 и 11, -анало.говые .ключи 12 и 13, триггер 14 и схемы 15-17 сравне.ни . Устройство дл  определени  знака числа в СОК работает следующим образом . В качестве оснований СОК выбрана однопараметрическа  система вида Р 2Т - .1; Pj 2Т; Р .2Т + Дл  числа А - (о, , ) определ етс  номер интервала j по старшему основанию- . J Л,+ Лг + А5+ 1 + Ij - /5 (mod Pg) , где Л --(mod К 2; К 2Т - 1; Kj 2; 1. .Е (У: (mod2); 1 О h I 1,приot2 5 О;   jo.приоС2 с/1 , при cLi d . v Число А, дл  которого надо опре .делить знак, записано.в регистрах 1, в блоках пам ти хран тс  соо.твет ствующие значени  Л . Значени  Л, выбранные по значени м информации в регистрах 1, поступают из блоков 4 пам ти в соответствующие цифроанало говые преобразователи 8, где преобразуютс  в напр жени . Схема 2 сравнени  и дешифратор 3 нул  определ ют соответственно значени  - //ь/ и la., которые совмес тно со значени ми 1. поступают на управл ющие входы группы аналоговых ключей 5, при единичных значени х на управл ющих входах которых на их выходы поступает с информационных входов опорное напр жение. По4 лученные напр жени  с выходов цифроаналоговых преобразователей 8 и ана- , логовых ключей 5 суммируютс  на сумматоре 6. С выхода последнего инверсное значение напр жени  поступает на схемы 15 и 16 сравнени , которые выполнены на компараторах, и где полученное напр жение сравниваетс  с опорами напр жени  2 (Рз -0,5) и (Рз-0,5). I . Если выходное напр жение сумматора 6 по абсолютной величине меньше (,5), то на вькодах схем 15 и 16 сравнени  по в тс  нули. Если выходное напр жение сумматора 6 по абсолютной величине больше () и меньше (2Рз-0,5), то на выходе схе-. мы 16 сравнени  по витс  единица, а на выходе схемы названи  .- нуль. Если же выходное напр жение суммат ора 6 по абсолютной величине более (,5), то единица будет на выходах обеих схем сравне.ни . Элемент НЕ 9 и элементы И 10 и 11 обеспечивают управление ключами 12 и 13. Это управление осуществл етс  следующим. об.разом. Если на выходах схем 15 и 16 -сравнени  нули, то на выходах ключей 12 и 13 - нулевой потенциал. Если на выходе схемы 16 сравнени  единица, а на выходе схемы 15 сравнени  нуль, то на выходе ключа 13 - напр жение РЗ, а на выходе ключа 12 - нулевой потенциал . Если же на выходах схем 15 и 16 сравнени  единицы, то на выходе ключа 1 2 напр жени  2Рз, а на выходе ключа 13 - нулевой потенциал. Таким образом, в з-ависимости от состо ни  ключей 12 и 13 на вычитателе 7 происходит вычитание напр же- . НИИ 2Ра , Р, и О от выходного напр жени  сумматора 6, т.е. в зависимости от величины ранга происходит вычитание О, PJ или 2Рз . После вычитани  на выходе вычитател  7 по вл етс  напр жение, соответствующее номеру интервала. Происходит сравнение данного напр жени  с опорным .напр жением РЗ/2. Если входное напр жение схемы 17 сравнени  больше РзУ2, тр на выходе схемы 17 сравнени  по вл етс  единица, устанавливающа  триггер 14. На этом определение знака заканчиваетс .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗНАКА ЧИСЛА В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащее группу входных ., регистров, группу блоков памяти, · сумматор/три схемы сравнения, два элемента И, триггер, причем входы остатков по основаниям устройства соединены с входами соответствующих входных регистров группы, выходы которых соединены с адресными входами соответствующих блоков памяти группы, выход сумматора соединен с первыми входами первой и второй схем сравнения, выходы которых соединены с первыми входами соответствующих элементов И, второй вход первого элемента И соединен с .выходом второй схемы сравнения, выход триггера яв- . ляется выходом знака устройства, отличающе е. с я тем, что, с целью повышения быстродействия, оно содержит четвертую схему сравнения,’ дешифратор нуля, группу аналоговых ключей, группу цифроаналоговых преобразователей, элемент НЕ, два аналоговых ключа, вычитатель, причем выход первой схемы сравнения через элемент НЕ соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены с управляющими входами соответствующих аналоговых ключей группы, информационные входы которых соединены соответственно с первым и вторым входами опорных напряжений устройства, выходы первого и второго аналоговых ключей группы и выход сумматора соединены соответственно, с первым и вторым входами вычитаемого и входом уменьшаемого вычитателя, выход которого соединен с первым входом третьей схемы сравнения, выход которой соединен с входом триггера, вторые. входы первой, второй и третьей схем сравнения соединены соответственно с третьим, четвертым и пятым входами опорных напряжений' устройства, выходы блоков памяти группы через соответствующие цифроаналоговые преобразователи группы соединены с соответствующими с первого по третий входами сумматора, входы с четвертого по шестой которо- го соединены соответственно с выходами аналоговых ключей группы, инфор—, мационные входы которых соединены с шестым входом опорного напряжения устройства, управляющие входы первого, второго и третьего аналоговых ключей группы соединены соответственно с выходом первого входного регистратора группы, выходом четвертой схемы сравнения· и выходом дешифратора нуля, первый и второй входы четвертой схемы сравнения соединены соответственно с выходами первого и второго входных регистров группы., выход второго входного регистра группы, соединен с входом дешифратора нуля.

   „«SU .,1196864